target/sparc/insns.decode

   1 # SPDX-License-Identifier: LGPL-2.0+
   2 #
   3 # Sparc instruction decode definitions.
   4 # Copyright (c) 2023 Richard Henderson <rth@twiddle.net>
   5
   6 ##
   7 ## Major Opcodes 00 and 01 -- branches, call, and sethi.
   8 ##
   9
  10 &bcc    i a cond cc
  11 BPcc    00 a:1 cond:4   001 cc:1 0 - i:s19                 &bcc
  12 Bicc    00 a:1 cond:4   010          i:s22                 &bcc cc=0
  13 FBPfcc  00 a:1 cond:4   101 cc:2   - i:s19                 &bcc
  14 FBfcc   00 a:1 cond:4   110          i:s22                 &bcc cc=0
  15
  16 %d16    20:s2 0:14
  17 BPr     00 a:1 0 cond:3 011 ..     - rs1:5 ..............  i=%d16
  18
  19 NCP     00 -   ----     111 ----------------------         # CBcc
  20
  21 SETHI   00 rd:5         100 i:22
  22
  23 CALL    01 i:s30
  24
  25 ##
  26 ## Major Opcode 10 -- integer, floating-point, vis, and system insns.
  27 ##
  28
  29 &r_r_ri     rd rs1 rs2_or_imm imm:bool
  30 @n_r_ri     .. ..... ...... rs1:5 imm:1 rs2_or_imm:s13     &r_r_ri rd=0
  31 @r_r_ri     .. rd:5  ...... rs1:5 imm:1 rs2_or_imm:s13     &r_r_ri
  32
  33 &r_r_ri_cc  rd rs1 rs2_or_imm imm:bool cc:bool
  34 @r_r_ri_cc  .. rd:5  . cc:1 .... rs1:5 imm:1 rs2_or_imm:s13    &r_r_ri_cc
  35 @r_r_ri_cc0 .. rd:5  ...... rs1:5 imm:1 rs2_or_imm:s13         &r_r_ri_cc cc=0
  36 @r_r_ri_cc1 .. rd:5  ...... rs1:5 imm:1 rs2_or_imm:s13         &r_r_ri_cc cc=1
  37
  38 &r_r_r      rd rs1 rs2
  39 @r_r_r      .. rd:5  ...... rs1:5 . ........ rs2:5         &r_r_r
  40 @r_r_r_swap .. rd:5  ...... rs2:5 . ........ rs1:5         &r_r_r
  41
  42 &r_r        rd rs
  43 @r_r1       .. rd:5  ...... rs:5  . ........ .....         &r_r
  44 @r_r2       .. rd:5  ...... ..... . ........ rs:5          &r_r
  45
  46 {
  47   [
  48     STBAR           10 00000 101000 01111 0 0000000000000
  49     MEMBAR          10 00000 101000 01111 1 000000 cmask:3 mmask:4
  50
  51     RDCCR           10 rd:5  101000 00010 0 0000000000000
  52     RDASI           10 rd:5  101000 00011 0 0000000000000
  53     RDTICK          10 rd:5  101000 00100 0 0000000000000
  54     RDPC            10 rd:5  101000 00101 0 0000000000000
  55     RDFPRS          10 rd:5  101000 00110 0 0000000000000
  56     RDASR17         10 rd:5  101000 10001 0 0000000000000
  57     RDGSR           10 rd:5  101000 10011 0 0000000000000
  58     RDSOFTINT       10 rd:5  101000 10110 0 0000000000000
  59     RDTICK_CMPR     10 rd:5  101000 10111 0 0000000000000
  60     RDSTICK         10 rd:5  101000 11000 0 0000000000000
  61     RDSTICK_CMPR    10 rd:5  101000 11001 0 0000000000000
  62     RDSTRAND_STATUS 10 rd:5  101000 11010 0 0000000000000
  63   ]
  64   # Before v8, all rs1 accepted; otherwise rs1==0.
  65   RDY               10 rd:5  101000 rs1:5 0 0000000000000
  66 }
  67
  68 {
  69   [
  70     WRY             10 00000 110000 ..... . .............  @n_r_ri
  71     WRCCR           10 00010 110000 ..... . .............  @n_r_ri
  72     WRASI           10 00011 110000 ..... . .............  @n_r_ri
  73     WRFPRS          10 00110 110000 ..... . .............  @n_r_ri
  74     {
  75       WRGSR         10 10011 110000 ..... . .............  @n_r_ri
  76       WRPOWERDOWN   10 10011 110000 ..... . .............  @n_r_ri
  77     }
  78     WRSOFTINT_SET   10 10100 110000 ..... . .............  @n_r_ri
  79     WRSOFTINT_CLR   10 10101 110000 ..... . .............  @n_r_ri
  80     WRSOFTINT       10 10110 110000 ..... . .............  @n_r_ri
  81     WRTICK_CMPR     10 10111 110000 ..... . .............  @n_r_ri
  82     WRSTICK         10 11000 110000 ..... . .............  @n_r_ri
  83     WRSTICK_CMPR    10 11001 110000 ..... . .............  @n_r_ri
  84   ]
  85   # Before v8, rs1==0 was WRY, and the rest executed as nop.
  86   [
  87     NOP_v7          10 ----- 110000 ----- 0 00000000 -----
  88     NOP_v7          10 ----- 110000 ----- 1 -------- -----
  89   ]
  90 }
  91
  92 {
  93   RDPSR             10 rd:5  101001 00000 0 0000000000000
  94   RDHPR_hpstate     10 rd:5  101001 00000 0 0000000000000
  95 }
  96 RDHPR_htstate       10 rd:5  101001 00001 0 0000000000000
  97 RDHPR_hintp         10 rd:5  101001 00011 0 0000000000000
  98 RDHPR_htba          10 rd:5  101001 00101 0 0000000000000
  99 RDHPR_hver          10 rd:5  101001 00110 0 0000000000000
 100 RDHPR_hstick_cmpr   10 rd:5  101001 11111 0 0000000000000
 101
 102 {
 103   WRPSR             10 00000 110001 ..... . .............  @n_r_ri
 104   SAVED             10 00000 110001 00000 0 0000000000000
 105 }
 106 RESTORED            10 00001 110001 00000 0 0000000000000
 107 # UA2005 ALLCLEAN
 108 # UA2005 OTHERW
 109 # UA2005 NORMALW
 110 # UA2005 INVALW
 111
 112 {
 113   RDWIM             10 rd:5  101010 00000 0 0000000000000
 114   RDPR_tpc          10 rd:5  101010 00000 0 0000000000000
 115 }
 116 RDPR_tnpc           10 rd:5  101010 00001 0 0000000000000
 117 RDPR_tstate         10 rd:5  101010 00010 0 0000000000000
 118 RDPR_tt             10 rd:5  101010 00011 0 0000000000000
 119 RDPR_tick           10 rd:5  101010 00100 0 0000000000000
 120 RDPR_tba            10 rd:5  101010 00101 0 0000000000000
 121 RDPR_pstate         10 rd:5  101010 00110 0 0000000000000
 122 RDPR_tl             10 rd:5  101010 00111 0 0000000000000
 123 RDPR_pil            10 rd:5  101010 01000 0 0000000000000
 124 RDPR_cwp            10 rd:5  101010 01001 0 0000000000000
 125 RDPR_cansave        10 rd:5  101010 01010 0 0000000000000
 126 RDPR_canrestore     10 rd:5  101010 01011 0 0000000000000
 127 RDPR_cleanwin       10 rd:5  101010 01100 0 0000000000000
 128 RDPR_otherwin       10 rd:5  101010 01101 0 0000000000000
 129 RDPR_wstate         10 rd:5  101010 01110 0 0000000000000
 130 RDPR_gl             10 rd:5  101010 10000 0 0000000000000
 131 RDPR_strand_status  10 rd:5  101010 11010 0 0000000000000
 132 RDPR_ver            10 rd:5  101010 11111 0 0000000000000
 133
 134 {
 135   WRWIM             10 00000 110010 ..... . .............  @n_r_ri
 136   WRPR_tpc          10 00000 110010 ..... . .............  @n_r_ri
 137 }
 138 WRPR_tnpc           10 00001 110010 ..... . .............  @n_r_ri
 139 WRPR_tstate         10 00010 110010 ..... . .............  @n_r_ri
 140 WRPR_tt             10 00011 110010 ..... . .............  @n_r_ri
 141 WRPR_tick           10 00100 110010 ..... . .............  @n_r_ri
 142 WRPR_tba            10 00101 110010 ..... . .............  @n_r_ri
 143 WRPR_pstate         10 00110 110010 ..... . .............  @n_r_ri
 144 WRPR_tl             10 00111 110010 ..... . .............  @n_r_ri
 145 WRPR_pil            10 01000 110010 ..... . .............  @n_r_ri
 146 WRPR_cwp            10 01001 110010 ..... . .............  @n_r_ri
 147 WRPR_cansave        10 01010 110010 ..... . .............  @n_r_ri
 148 WRPR_canrestore     10 01011 110010 ..... . .............  @n_r_ri
 149 WRPR_cleanwin       10 01100 110010 ..... . .............  @n_r_ri
 150 WRPR_otherwin       10 01101 110010 ..... . .............  @n_r_ri
 151 WRPR_wstate         10 01110 110010 ..... . .............  @n_r_ri
 152 WRPR_gl             10 10000 110010 ..... . .............  @n_r_ri
 153 WRPR_strand_status  10 11010 110010 ..... . .............  @n_r_ri
 154
 155 {
 156   FLUSHW    10 00000 101011 00000 0 0000000000000
 157   RDTBR     10 rd:5  101011 00000 0 0000000000000
 158 }
 159
 160 {
 161   WRTBR             10 00000 110011 ..... . .............  @n_r_ri
 162   WRHPR_hpstate     10 00000 110011 ..... . .............  @n_r_ri
 163 }
 164 WRHPR_htstate       10 00001 110011 ..... . .............  @n_r_ri
 165 WRHPR_hintp         10 00011 110011 ..... . .............  @n_r_ri
 166 WRHPR_htba          10 00101 110011 ..... . .............  @n_r_ri
 167 WRHPR_hstick_cmpr   10 11111 110011 ..... . .............  @n_r_ri
 168
 169 ADD         10 ..... 0.0000 ..... . .............          @r_r_ri_cc
 170 AND         10 ..... 0.0001 ..... . .............          @r_r_ri_cc
 171 OR          10 ..... 0.0010 ..... . .............          @r_r_ri_cc
 172 XOR         10 ..... 0.0011 ..... . .............          @r_r_ri_cc
 173 SUB         10 ..... 0.0100 ..... . .............          @r_r_ri_cc
 174 ANDN        10 ..... 0.0101 ..... . .............          @r_r_ri_cc
 175 ORN         10 ..... 0.0110 ..... . .............          @r_r_ri_cc
 176 XORN        10 ..... 0.0111 ..... . .............          @r_r_ri_cc
 177 ADDC        10 ..... 0.1000 ..... . .............          @r_r_ri_cc
 178 SUBC        10 ..... 0.1100 ..... . .............          @r_r_ri_cc
 179
 180 MULX        10 ..... 001001 ..... . .............          @r_r_ri_cc0
 181 UMUL        10 ..... 0.1010 ..... . .............          @r_r_ri_cc
 182 SMUL        10 ..... 0.1011 ..... . .............          @r_r_ri_cc
 183 MULScc      10 ..... 100100 ..... . .............          @r_r_ri_cc1
 184
 185 UDIVX       10 ..... 001101 ..... . .............          @r_r_ri_cc0
 186 SDIVX       10 ..... 101101 ..... . .............          @r_r_ri_cc0
 187 UDIV        10 ..... 0.1110 ..... . .............          @r_r_ri_cc
 188 SDIV        10 ..... 0.1111 ..... . .............          @r_r_ri_cc
 189
 190 TADDcc      10 ..... 100000 ..... . .............          @r_r_ri_cc1
 191 TSUBcc      10 ..... 100001 ..... . .............          @r_r_ri_cc1
 192 TADDccTV    10 ..... 100010 ..... . .............          @r_r_ri_cc1
 193 TSUBccTV    10 ..... 100011 ..... . .............          @r_r_ri_cc1
 194
 195 POPC        10 rd:5  101110 00000 imm:1 rs2_or_imm:s13     \
 196             &r_r_ri_cc rs1=0 cc=0
 197
 198 &shiftr     rd rs1 rs2 x:bool
 199 @shiftr     .. rd:5  ...... rs1:5 . x:1 ....... rs2:5      &shiftr
 200
 201 SLL_r       10 ..... 100101 ..... 0 .   0000000 .....      @shiftr
 202 SRL_r       10 ..... 100110 ..... 0 .   0000000 .....      @shiftr
 203 SRA_r       10 ..... 100111 ..... 0 .   0000000 .....      @shiftr
 204
 205 &shifti     rd rs1 i x:bool
 206 @shifti     .. rd:5  ...... rs1:5 . x:1 ...... i:6         &shifti
 207
 208 SLL_i       10 ..... 100101 ..... 1 .   000000 ......      @shifti
 209 SRL_i       10 ..... 100110 ..... 1 .   000000 ......      @shifti
 210 SRA_i       10 ..... 100111 ..... 1 .   000000 ......      @shifti
 211
 212 Tcc_r       10 0 cond:4 111010 rs1:5 0 cc:1 0000000 rs2:5
 213 {
 214   # For v7, the entire simm13 field is present, but masked to 7 bits.
 215   # For v8, [12:7] are reserved.  However, a compatibility note for
 216   # the Tcc insn in the v9 manual suggests that the v8 reserved field
 217   # was ignored and did not produce traps.
 218   Tcc_i_v7  10 0 cond:4 111010 rs1:5 1 ------ i:7
 219
 220   # For v9, bits [12:11] are cc1 and cc0 (and cc0 must be 0).
 221   # Bits [10:8] are reserved and the OSA2011 manual says they must be 0.
 222   Tcc_i_v9  10 0 cond:4 111010 rs1:5 1 cc:1 0 000 i:8
 223 }
 224
 225 MOVcc       10 rd:5  101100 1 cond:4 imm:1 cc:1 0 rs2_or_imm:s11
 226 MOVfcc      10 rd:5  101100 0 cond:4 imm:1 cc:2   rs2_or_imm:s11
 227 MOVR        10 rd:5  101111 rs1:5    imm:1 cond:3 rs2_or_imm:s10
 228
 229 JMPL        10 ..... 111000 ..... . .............          @r_r_ri
 230 {
 231   RETT      10 00000 111001 ..... . .............          @n_r_ri
 232   RETURN    10 00000 111001 ..... . .............          @n_r_ri
 233 }
 234 NOP         10 00000 111011 ----- 0 00000000-----          # FLUSH reg+reg
 235 NOP         10 00000 111011 ----- 1 -------------          # FLUSH reg+imm
 236 SAVE        10 ..... 111100 ..... . .............          @r_r_ri
 237 RESTORE     10 ..... 111101 ..... . .............          @r_r_ri
 238
 239 DONE        10 00000 111110 00000 0 0000000000000
 240 RETRY       10 00001 111110 00000 0 0000000000000
 241
 242 FMOVs       10 ..... 110100 00000 0 0000 0001 .....        @r_r2
 243 FMOVd       10 ..... 110100 00000 0 0000 0010 .....        @r_r2
 244 FMOVq       10 ..... 110100 00000 0 0000 0011 .....        @r_r2
 245 FNEGs       10 ..... 110100 00000 0 0000 0101 .....        @r_r2
 246 FNEGd       10 ..... 110100 00000 0 0000 0110 .....        @r_r2
 247 FNEGq       10 ..... 110100 00000 0 0000 0111 .....        @r_r2
 248 FABSs       10 ..... 110100 00000 0 0000 1001 .....        @r_r2
 249 FABSd       10 ..... 110100 00000 0 0000 1010 .....        @r_r2
 250 FABSq       10 ..... 110100 00000 0 0000 1011 .....        @r_r2
 251 FSQRTs      10 ..... 110100 00000 0 0010 1001 .....        @r_r2
 252 FSQRTd      10 ..... 110100 00000 0 0010 1010 .....        @r_r2
 253 FSQRTq      10 ..... 110100 00000 0 0010 1011 .....        @r_r2
 254 FADDs       10 ..... 110100 ..... 0 0100 0001 .....        @r_r_r
 255 FADDd       10 ..... 110100 ..... 0 0100 0010 .....        @r_r_r
 256 FADDq       10 ..... 110100 ..... 0 0100 0011 .....        @r_r_r
 257 FSUBs       10 ..... 110100 ..... 0 0100 0101 .....        @r_r_r
 258 FSUBd       10 ..... 110100 ..... 0 0100 0110 .....        @r_r_r
 259 FSUBq       10 ..... 110100 ..... 0 0100 0111 .....        @r_r_r
 260 FMULs       10 ..... 110100 ..... 0 0100 1001 .....        @r_r_r
 261 FMULd       10 ..... 110100 ..... 0 0100 1010 .....        @r_r_r
 262 FMULq       10 ..... 110100 ..... 0 0100 1011 .....        @r_r_r
 263 FDIVs       10 ..... 110100 ..... 0 0100 1101 .....        @r_r_r
 264 FDIVd       10 ..... 110100 ..... 0 0100 1110 .....        @r_r_r
 265 FDIVq       10 ..... 110100 ..... 0 0100 1111 .....        @r_r_r
 266 FsMULd      10 ..... 110100 ..... 0 0110 1001 .....        @r_r_r
 267 FdMULq      10 ..... 110100 ..... 0 0110 1110 .....        @r_r_r
 268 FsTOx       10 ..... 110100 00000 0 1000 0001 .....        @r_r2
 269 FdTOx       10 ..... 110100 00000 0 1000 0010 .....        @r_r2
 270 FqTOx       10 ..... 110100 00000 0 1000 0011 .....        @r_r2
 271 FxTOs       10 ..... 110100 00000 0 1000 0100 .....        @r_r2
 272 FxTOd       10 ..... 110100 00000 0 1000 1000 .....        @r_r2
 273 FxTOq       10 ..... 110100 00000 0 1000 1100 .....        @r_r2
 274 FiTOs       10 ..... 110100 00000 0 1100 0100 .....        @r_r2
 275 FdTOs       10 ..... 110100 00000 0 1100 0110 .....        @r_r2
 276 FqTOs       10 ..... 110100 00000 0 1100 0111 .....        @r_r2
 277 FiTOd       10 ..... 110100 00000 0 1100 1000 .....        @r_r2
 278 FsTOd       10 ..... 110100 00000 0 1100 1001 .....        @r_r2
 279 FqTOd       10 ..... 110100 00000 0 1100 1011 .....        @r_r2
 280 FiTOq       10 ..... 110100 00000 0 1100 1100 .....        @r_r2
 281 FsTOq       10 ..... 110100 00000 0 1100 1101 .....        @r_r2
 282 FdTOq       10 ..... 110100 00000 0 1100 1110 .....        @r_r2
 283 FsTOi       10 ..... 110100 00000 0 1101 0001 .....        @r_r2
 284 FdTOi       10 ..... 110100 00000 0 1101 0010 .....        @r_r2
 285 FqTOi       10 ..... 110100 00000 0 1101 0011 .....        @r_r2
 286
 287 FMOVscc     10 rd:5  110101 0 cond:4 1 cc:1 0 000001 rs2:5
 288 FMOVdcc     10 rd:5  110101 0 cond:4 1 cc:1 0 000010 rs2:5
 289 FMOVqcc     10 rd:5  110101 0 cond:4 1 cc:1 0 000011 rs2:5
 290
 291 FMOVsfcc    10 rd:5  110101 0 cond:4 0 cc:2   000001 rs2:5
 292 FMOVdfcc    10 rd:5  110101 0 cond:4 0 cc:2   000010 rs2:5
 293 FMOVqfcc    10 rd:5  110101 0 cond:4 0 cc:2   000011 rs2:5
 294
 295 FMOVRs      10 rd:5  110101 rs1:5    0 cond:3  00101 rs2:5
 296 FMOVRd      10 rd:5  110101 rs1:5    0 cond:3  00110 rs2:5
 297 FMOVRq      10 rd:5  110101 rs1:5    0 cond:3  00111 rs2:5
 298
 299 {
 300   [
 301     EDGE8cc     10 ..... 110110 ..... 0 0000 0000 .....    @r_r_r
 302     EDGE8N      10 ..... 110110 ..... 0 0000 0001 .....    @r_r_r
 303     EDGE8Lcc    10 ..... 110110 ..... 0 0000 0010 .....    @r_r_r
 304     EDGE8LN     10 ..... 110110 ..... 0 0000 0011 .....    @r_r_r
 305     EDGE16cc    10 ..... 110110 ..... 0 0000 0100 .....    @r_r_r
 306     EDGE16N     10 ..... 110110 ..... 0 0000 0101 .....    @r_r_r
 307     EDGE16Lcc   10 ..... 110110 ..... 0 0000 0110 .....    @r_r_r
 308     EDGE16LN    10 ..... 110110 ..... 0 0000 0111 .....    @r_r_r
 309     EDGE32cc    10 ..... 110110 ..... 0 0000 1000 .....    @r_r_r
 310     EDGE32N     10 ..... 110110 ..... 0 0000 1001 .....    @r_r_r
 311     EDGE32Lcc   10 ..... 110110 ..... 0 0000 1010 .....    @r_r_r
 312     EDGE32LN    10 ..... 110110 ..... 0 0000 1011 .....    @r_r_r
 313
 314     ARRAY8      10 ..... 110110 ..... 0 0001 0000 .....    @r_r_r
 315     ARRAY16     10 ..... 110110 ..... 0 0001 0010 .....    @r_r_r
 316     ARRAY32     10 ..... 110110 ..... 0 0001 0100 .....    @r_r_r
 317
 318     ALIGNADDR   10 ..... 110110 ..... 0 0001 1000 .....    @r_r_r
 319     ALIGNADDRL  10 ..... 110110 ..... 0 0001 1010 .....    @r_r_r
 320
 321     BMASK       10 ..... 110110 ..... 0 0001 1001 .....    @r_r_r
 322
 323     FMUL8x16    10 ..... 110110 ..... 0 0011 0001 .....    @r_r_r
 324     FMUL8x16AU  10 ..... 110110 ..... 0 0011 0011 .....    @r_r_r
 325     FMUL8x16AL  10 ..... 110110 ..... 0 0011 0101 .....    @r_r_r
 326     FMUL8SUx16  10 ..... 110110 ..... 0 0011 0110 .....    @r_r_r
 327     FMUL8ULx16  10 ..... 110110 ..... 0 0011 0111 .....    @r_r_r
 328     FMULD8SUx16 10 ..... 110110 ..... 0 0011 1000 .....    @r_r_r
 329     FMULD8ULx16 10 ..... 110110 ..... 0 0011 1001 .....    @r_r_r
 330     FPACK32     10 ..... 110110 ..... 0 0011 1010 .....    @r_r_r
 331     PDIST       10 ..... 110110 ..... 0 0011 1110 .....    @r_r_r
 332
 333     FALIGNDATAg 10 ..... 110110 ..... 0 0100 1000 .....    @r_r_r
 334     FPMERGE     10 ..... 110110 ..... 0 0100 1011 .....    @r_r_r
 335     BSHUFFLE    10 ..... 110110 ..... 0 0100 1100 .....    @r_r_r
 336     FEXPAND     10 ..... 110110 ..... 0 0100 1101 .....    @r_r_r
 337
 338     FSRCd       10 ..... 110110 ..... 0 0111 0100 00000    @r_r1  # FSRC1d
 339     FSRCs       10 ..... 110110 ..... 0 0111 0101 00000    @r_r1  # FSRC1s
 340     FSRCd       10 ..... 110110 00000 0 0111 1000 .....    @r_r2  # FSRC2d
 341     FSRCs       10 ..... 110110 00000 0 0111 1001 .....    @r_r2  # FSRC2s
 342     FNOTd       10 ..... 110110 ..... 0 0110 1010 00000    @r_r1  # FNOT1d
 343     FNOTs       10 ..... 110110 ..... 0 0110 1011 00000    @r_r1  # FNOT1s
 344     FNOTd       10 ..... 110110 00000 0 0110 0110 .....    @r_r2  # FNOT2d
 345     FNOTs       10 ..... 110110 00000 0 0110 0111 .....    @r_r2  # FNOT2s
 346
 347     FPADD16     10 ..... 110110 ..... 0 0101 0000 .....    @r_r_r
 348     FPADD16s    10 ..... 110110 ..... 0 0101 0001 .....    @r_r_r
 349     FPADD32     10 ..... 110110 ..... 0 0101 0010 .....    @r_r_r
 350     FPADD32s    10 ..... 110110 ..... 0 0101 0011 .....    @r_r_r
 351     FPSUB16     10 ..... 110110 ..... 0 0101 0100 .....    @r_r_r
 352     FPSUB16s    10 ..... 110110 ..... 0 0101 0101 .....    @r_r_r
 353     FPSUB32     10 ..... 110110 ..... 0 0101 0110 .....    @r_r_r
 354     FPSUB32s    10 ..... 110110 ..... 0 0101 0111 .....    @r_r_r
 355
 356     FNORd       10 ..... 110110 ..... 0 0110 0010 .....    @r_r_r
 357     FNORs       10 ..... 110110 ..... 0 0110 0011 .....    @r_r_r
 358     FANDNOTd    10 ..... 110110 ..... 0 0110 0100 .....    @r_r_r   # FANDNOT2d
 359     FANDNOTs    10 ..... 110110 ..... 0 0110 0101 .....    @r_r_r   # FANDNOT2s
 360     FANDNOTd    10 ..... 110110 ..... 0 0110 1000 .....    @r_r_r_swap # ... 1d
 361     FANDNOTs    10 ..... 110110 ..... 0 0110 1001 .....    @r_r_r_swap # ... 1s
 362     FXORd       10 ..... 110110 ..... 0 0110 1100 .....    @r_r_r
 363     FXORs       10 ..... 110110 ..... 0 0110 1101 .....    @r_r_r
 364     FNANDd      10 ..... 110110 ..... 0 0110 1110 .....    @r_r_r
 365     FNANDs      10 ..... 110110 ..... 0 0110 1111 .....    @r_r_r
 366     FANDd       10 ..... 110110 ..... 0 0111 0000 .....    @r_r_r
 367     FANDs       10 ..... 110110 ..... 0 0111 0001 .....    @r_r_r
 368     FXNORd      10 ..... 110110 ..... 0 0111 0010 .....    @r_r_r
 369     FXNORs      10 ..... 110110 ..... 0 0111 0011 .....    @r_r_r
 370     FORNOTd     10 ..... 110110 ..... 0 0111 0110 .....    @r_r_r    # FORNOT2d
 371     FORNOTs     10 ..... 110110 ..... 0 0111 0111 .....    @r_r_r    # FORNOT2s
 372     FORNOTd     10 ..... 110110 ..... 0 0111 1010 .....    @r_r_r_swap # ... 1d
 373     FORNOTs     10 ..... 110110 ..... 0 0111 1011 .....    @r_r_r_swap # ... 1s
 374     FORd        10 ..... 110110 ..... 0 0111 1100 .....    @r_r_r
 375     FORs        10 ..... 110110 ..... 0 0111 1101 .....    @r_r_r
 376   ]
 377   NCP           10 ----- 110110 ----- --------- -----      # v8 CPop1
 378 }
 379
 380 NCP         10 ----- 110111 ----- --------- -----          # v8 CPop2
 381
 382 ##
 383 ## Major Opcode 11 -- load and store instructions
 384 ##
 385
 386 %dfp_rd     25:5 !function=extract_dfpreg
 387 %qfp_rd     25:5 !function=extract_qfpreg
 388
 389 &r_r_ri_asi rd rs1 rs2_or_imm asi imm:bool
 390 @r_r_ri_na  .. rd:5  ...... rs1:5 imm:1 rs2_or_imm:s13     &r_r_ri_asi asi=-1
 391 @d_r_ri_na  .. ..... ...... rs1:5 imm:1 rs2_or_imm:s13     \
 392             &r_r_ri_asi rd=%dfp_rd asi=-1
 393 @q_r_ri_na  .. ..... ...... rs1:5 imm:1 rs2_or_imm:s13     \
 394             &r_r_ri_asi rd=%qfp_rd asi=-1
 395
 396 @r_r_r_asi  .. rd:5  ...... rs1:5 0     asi:8 rs2_or_imm:5 &r_r_ri_asi imm=0
 397 @r_r_i_asi  .. rd:5  ...... rs1:5 1     rs2_or_imm:s13     \
 398             &r_r_ri_asi imm=1 asi=-2
 399 @d_r_r_asi  .. ..... ...... rs1:5 0     asi:8 rs2_or_imm:5 \
 400             &r_r_ri_asi rd=%dfp_rd imm=0
 401 @d_r_i_asi  .. ..... ...... rs1:5 1     rs2_or_imm:s13     \
 402             &r_r_ri_asi rd=%dfp_rd imm=1 asi=-2
 403 @q_r_r_asi  .. ..... ...... rs1:5 0     asi:8 rs2_or_imm:5 \
 404             &r_r_ri_asi rd=%qfp_rd imm=0
 405 @q_r_i_asi  .. ..... ...... rs1:5 1     rs2_or_imm:s13     \
 406             &r_r_ri_asi rd=%qfp_rd imm=1 asi=-2
 407 @casa_imm   .. rd:5  ...... rs1:5 1 00000000 rs2_or_imm:5  \
 408             &r_r_ri_asi imm=1 asi=-2
 409
 410 LDUW        11 ..... 000000 ..... . .............          @r_r_ri_na
 411 LDUB        11 ..... 000001 ..... . .............          @r_r_ri_na
 412 LDUH        11 ..... 000010 ..... . .............          @r_r_ri_na
 413 LDD         11 ..... 000011 ..... . .............          @r_r_ri_na
 414 LDSW        11 ..... 001000 ..... . .............          @r_r_ri_na
 415 LDSB        11 ..... 001001 ..... . .............          @r_r_ri_na
 416 LDSH        11 ..... 001010 ..... . .............          @r_r_ri_na
 417 LDX         11 ..... 001011 ..... . .............          @r_r_ri_na
 418
 419 STW         11 ..... 000100 ..... . .............          @r_r_ri_na
 420 STB         11 ..... 000101 ..... . .............          @r_r_ri_na
 421 STH         11 ..... 000110 ..... . .............          @r_r_ri_na
 422 STD         11 ..... 000111 ..... . .............          @r_r_ri_na
 423 STX         11 ..... 001110 ..... . .............          @r_r_ri_na
 424
 425 LDUW        11 ..... 010000 ..... . .............          @r_r_r_asi # LDUWA
 426 LDUW        11 ..... 010000 ..... . .............          @r_r_i_asi # LDUWA
 427 LDUB        11 ..... 010001 ..... . .............          @r_r_r_asi # LDUBA
 428 LDUB        11 ..... 010001 ..... . .............          @r_r_i_asi # LDUBA
 429 LDUH        11 ..... 010010 ..... . .............          @r_r_r_asi # LDUHA
 430 LDUH        11 ..... 010010 ..... . .............          @r_r_i_asi # LDUHA
 431 LDD         11 ..... 010011 ..... . .............          @r_r_r_asi # LDDA
 432 LDD         11 ..... 010011 ..... . .............          @r_r_i_asi # LDDA
 433 LDX         11 ..... 011011 ..... . .............          @r_r_r_asi # LDXA
 434 LDX         11 ..... 011011 ..... . .............          @r_r_i_asi # LDXA
 435 LDSB        11 ..... 011001 ..... . .............          @r_r_r_asi # LDSBA
 436 LDSB        11 ..... 011001 ..... . .............          @r_r_i_asi # LDSBA
 437 LDSH        11 ..... 011010 ..... . .............          @r_r_r_asi # LDSHA
 438 LDSH        11 ..... 011010 ..... . .............          @r_r_i_asi # LDSHA
 439 LDSW        11 ..... 011000 ..... . .............          @r_r_r_asi # LDSWA
 440 LDSW        11 ..... 011000 ..... . .............          @r_r_i_asi # LDSWA
 441
 442 STW         11 ..... 010100 ..... . .............          @r_r_r_asi # STWA
 443 STW         11 ..... 010100 ..... . .............          @r_r_i_asi # STWA
 444 STB         11 ..... 010101 ..... . .............          @r_r_r_asi # STBA
 445 STB         11 ..... 010101 ..... . .............          @r_r_i_asi # STBA
 446 STH         11 ..... 010110 ..... . .............          @r_r_r_asi # STHA
 447 STH         11 ..... 010110 ..... . .............          @r_r_i_asi # STHA
 448 STD         11 ..... 010111 ..... . .............          @r_r_r_asi # STDA
 449 STD         11 ..... 010111 ..... . .............          @r_r_i_asi # STDA
 450 STX         11 ..... 011110 ..... . .............          @r_r_r_asi # STXA
 451 STX         11 ..... 011110 ..... . .............          @r_r_i_asi # STXA
 452
 453 LDF         11 ..... 100000 ..... . .............          @r_r_ri_na
 454 LDFSR       11 00000 100001 ..... . .............          @n_r_ri
 455 LDXFSR      11 00001 100001 ..... . .............          @n_r_ri
 456 LDQF        11 ..... 100010 ..... . .............          @q_r_ri_na
 457 LDDF        11 ..... 100011 ..... . .............          @d_r_ri_na
 458
 459 STF         11 ..... 100100 ..... . .............          @r_r_ri_na
 460 STFSR       11 00000 100101 ..... . .............          @n_r_ri
 461 STXFSR      11 00001 100101 ..... . .............          @n_r_ri
 462 {
 463   STQF      11 ..... 100110 ..... . .............          @q_r_ri_na
 464   STDFQ     11 ----- 100110 ----- - -------------
 465 }
 466 STDF        11 ..... 100111 ..... . .............          @d_r_ri_na
 467
 468 LDSTUB      11 ..... 001101 ..... . .............          @r_r_ri_na
 469 LDSTUB      11 ..... 011101 ..... . .............          @r_r_r_asi # LDSTUBA
 470 LDSTUB      11 ..... 011101 ..... . .............          @r_r_i_asi # LDSTUBA
 471
 472 SWAP        11 ..... 001111 ..... . .............          @r_r_ri_na
 473 SWAP        11 ..... 011111 ..... . .............          @r_r_r_asi # SWAPA
 474 SWAP        11 ..... 011111 ..... . .............          @r_r_i_asi # SWAPA
 475
 476 CASA        11 ..... 111100 ..... . .............          @r_r_r_asi
 477 CASA        11 ..... 111100 ..... . .............          @casa_imm
 478 CASXA       11 ..... 111110 ..... . .............          @r_r_r_asi
 479 CASXA       11 ..... 111110 ..... . .............          @casa_imm
 480
 481 NOP_v9      11 ----- 101101 ----- 0 00000000 -----         # PREFETCH
 482 NOP_v9      11 ----- 101101 ----- 1 -------------          # PREFETCH
 483 NOP_v9      11 ----- 111101 ----- - -------------          # PREFETCHA
 484
 485 {
 486   [
 487     LDFA    11 ..... 110000 ..... . .............          @r_r_r_asi
 488     LDFA    11 ..... 110000 ..... . .............          @r_r_i_asi
 489   ]
 490   NCP       11 ----- 110000 ----- --------- -----          # v8 LDC
 491 }
 492 NCP         11 ----- 110001 ----- --------- -----          # v8 LDCSR
 493 LDQFA       11 ..... 110010 ..... . .............          @q_r_r_asi
 494 LDQFA       11 ..... 110010 ..... . .............          @q_r_i_asi
 495 {
 496   [
 497     LDDFA   11 ..... 110011 ..... . .............          @d_r_r_asi
 498     LDDFA   11 ..... 110011 ..... . .............          @d_r_i_asi
 499   ]
 500   NCP       11 ----- 110011 ----- --------- -----          # v8 LDDC
 501 }
 502
 503 {
 504   [
 505     STFA    11 ..... 110100 ..... . .............          @r_r_r_asi
 506     STFA    11 ..... 110100 ..... . .............          @r_r_i_asi
 507   ]
 508   NCP       11 ----- 110100 ----- --------- -----          # v8 STC
 509 }
 510 NCP         11 ----- 110101 ----- --------- -----          # v8 STCSR
 511 {
 512   [
 513     STQFA   11 ..... 110110 ..... . .............          @q_r_r_asi
 514     STQFA   11 ..... 110110 ..... . .............          @q_r_i_asi
 515   ]
 516   NCP       11 ----- 110110 ----- --------- -----          # v8 STDCQ
 517 }
 518 {
 519   [
 520     STDFA   11 ..... 110111 ..... . .............          @d_r_r_asi
 521     STDFA   11 ..... 110111 ..... . .............          @d_r_i_asi
 522   ]
 523   NCP       11 ----- 110111 ----- --------- -----          # v8 STDC
 524 }