]> git.ipfire.org Git - thirdparty/gcc.git/commitdiff
rs6000: Make all add instructions one type
authorSegher Boessenkool <segher@kernel.crashing.org>
Fri, 23 May 2014 16:43:31 +0000 (18:43 +0200)
committerSegher Boessenkool <segher@gcc.gnu.org>
Fri, 23 May 2014 16:43:31 +0000 (18:43 +0200)
They are currently just "integer", but the dot version is fast_compare.
This makes them all "add".  Later we should introduce attributes to
distinguish e.g. addc and adde (which aren't currently handled as
separate instructions at all, only in groups).

From-SVN: r210871

26 files changed:
gcc/ChangeLog
gcc/config/rs6000/40x.md
gcc/config/rs6000/440.md
gcc/config/rs6000/476.md
gcc/config/rs6000/601.md
gcc/config/rs6000/603.md
gcc/config/rs6000/6xx.md
gcc/config/rs6000/7450.md
gcc/config/rs6000/7xx.md
gcc/config/rs6000/8540.md
gcc/config/rs6000/cell.md
gcc/config/rs6000/e300c2c3.md
gcc/config/rs6000/e500mc.md
gcc/config/rs6000/e500mc64.md
gcc/config/rs6000/e5500.md
gcc/config/rs6000/e6500.md
gcc/config/rs6000/mpc.md
gcc/config/rs6000/power4.md
gcc/config/rs6000/power5.md
gcc/config/rs6000/power6.md
gcc/config/rs6000/power7.md
gcc/config/rs6000/power8.md
gcc/config/rs6000/rs6000.c
gcc/config/rs6000/rs6000.md
gcc/config/rs6000/rs64.md
gcc/config/rs6000/titan.md

index dba8ed8f1684dedb73f7b3315055c6086393e036..c21dfa452b4325d2f2ce87e4803ca675f8b81907 100644 (file)
@@ -1,3 +1,39 @@
+2014-05-23  Segher Boessenkool  <segher@kernel.crashing.org>
+
+       * config/rs6000/rs6000.md (type): Add "add".
+       (*add<mode>3_internal1, addsi3_high, *add<mode>3_internal2,
+       *add<mode>3_internal3, *neg<mode>2_internal, and 5 anonymous
+       define_insns): Use it.
+       * config/rs6000/rs6000.c (rs6000_adjust_cost): Adjust.
+
+       * config/rs6000/40x.md (ppc403-integer, ppc403-compare): Adjust.
+       * config/rs6000/440.md (ppc440-integer, ppc440-compare): Adjust.
+       * config/rs6000/476.md (ppc476-simple-integer, ppc476-compare):
+       Adjust.
+       * config/rs6000/601.md (ppc601-integer): Adjust.
+       * config/rs6000/603.md (ppc603-integer, ppc603-compare): Adjust.
+       * config/rs6000/6xx.md (ppc604-integer, ppc604-compare): Adjust.
+       * config/rs6000/7450.md (ppc7450-integer, ppc7450-compare): Adjust.
+       * config/rs6000/7xx.md (ppc750-integer, ppc750-compare): Adjust.
+       * config/rs6000/8540.md (ppc8540_su): Adjust.
+       * config/rs6000/cell.md (cell-integer, cell-fast-cmp,
+       cell-cmp-microcoded): Adjust.
+       * config/rs6000/e300c2c3.md (ppce300c3_cmp, ppce300c3_iu): Adjust.
+       * config/rs6000/e500mc.md (e500mc_su): Adjust.
+       * config/rs6000/e500mc64.md (e500mc64_su, e500mc64_su2): Adjust.
+       * config/rs6000/e5500.md (e5500_sfx, e5500_sfx2): Adjust.
+       * config/rs6000/e6500.md (e6500_sfx, e6500_sfx2): Adjust.
+       * config/rs6000/mpc.md (mpccore-integer, mpccore-compare): Adjust.
+       * config/rs6000/power4.md (power4-integer, power4-cmp): Adjust.
+       * config/rs6000/power5.md (power5-integer, power5-cmp): Adjust.
+       * config/rs6000/power6.md (power6-integer, power6-fast-compare):
+       Adjust.
+       * config/rs6000/power7.md (power7-integer, power7-cmp): Adjust.
+       * config/rs6000/power8.md (power8-1cyc, power8-fast-compare):
+       Adjust.
+       * config/rs6000/rs64.md (rs64a-integer, rs64a-compare): Adjust.
+       * config/rs6000/titan.md (titan_fxu_adder, titan_fxu_alu): Adjust.
+
 2014-05-23  Segher Boessenkool  <segher@kernel.crashing.org>
 
        * config/rs6000/rs6000.md (type): Delete "var_shift_rotate",
index 30ac01df0512081463695ee3cea0d5cd606672d9..85b9e41110f88fb4c987adc3218356bac51ddb73 100644 (file)
@@ -37,7 +37,7 @@
 
 (define_insn_reservation "ppc403-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc403,ppc405"))
   "iu_40x")
@@ -54,7 +54,7 @@
 
 (define_insn_reservation "ppc403-compare" 3
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc403,ppc405"))
   "iu_40x,nothing,bpu_40x")
index 3a36ffb38cd0ff8f246ae3cc88cb7a063113cc93..23f69b1e3ec2d8fe1683726fe33dcfe516ce1f77 100644 (file)
@@ -53,7 +53,9 @@
   "ppc440_issue,ppc440_l_pipe")
 
 (define_insn_reservation "ppc440-integer" 1
-  (and (eq_attr "type" "integer,insert,shift,trap,cntlz,exts,isel")
+  (and (ior (eq_attr "type" "integer,insert,shift,trap,cntlz,exts,isel")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc440"))
   "ppc440_issue,ppc440_i_pipe|ppc440_j_pipe")
 
@@ -93,7 +95,9 @@
   "ppc440_issue,ppc440_i_pipe")
 
 (define_insn_reservation "ppc440-compare" 2
-  (and (eq_attr "type" "cmp,fast_compare,compare,cr_logical,delayed_cr,mfcr")
+  (and (ior (eq_attr "type" "cmp,fast_compare,compare,cr_logical,delayed_cr,mfcr")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc440"))
   "ppc440_issue,ppc440_i_pipe")
 
index 41cd247b591d3a9c9b28a890e376bb434a053a1c..dd39bc256554d166742c02b9b19ef1f52a739500 100644 (file)
@@ -64,7 +64,7 @@
 
 (define_insn_reservation "ppc476-simple-integer" 1
   (and (ior (eq_attr "type" "integer,insert,exts")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc476"))
   "ppc476_issue,\
@@ -79,7 +79,7 @@
 (define_insn_reservation "ppc476-compare" 4
   (and (ior (eq_attr "type" "compare,fast_compare,mfcr,mfcrf,\
                              mtcr,mfjmpr,mtjmpr")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc476"))
   "ppc476_issue,\
index f6eca7dc2e00b1270652976bbae2dc513ee84b1a..e8207a8ecf72a188f4f20d5956212f1ab7141101 100644 (file)
@@ -45,7 +45,7 @@
   "iu_ppc601+fpu_ppc601")
 
 (define_insn_reservation "ppc601-integer" 1
-  (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
+  (and (ior (eq_attr "type" "integer,add,insert,trap,cntlz,exts,isel")
            (and (eq_attr "type" "shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc601"))
index f64f4287c1b9f05191202e1d7a1cbd914ba827ad..0db3f426a2baf3a42a1a8a9f15a8976b60035390 100644 (file)
@@ -59,7 +59,7 @@
 
 (define_insn_reservation "ppc603-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc603"))
   "iu_603")
@@ -94,7 +94,7 @@
 
 (define_insn_reservation "ppc603-compare" 3
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc603"))
   "iu_603,nothing,bpu_603")
index 6d4ccb7c0d8225c80914cd5e15c713d2d70b97ab..fc9d857c0d64e9c04d9aa2d7f12ca403610e5ab1 100644 (file)
@@ -74,7 +74,7 @@
   
 (define_insn_reservation "ppc604-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc604,ppc604e,ppc620,ppc630"))
   "iu1_6xx|iu2_6xx")
 
 (define_insn_reservation "ppc604-compare" 3
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc604,ppc604e,ppc620,ppc630"))
   "(iu1_6xx|iu2_6xx)")
index 39815e96d76b22ea73ff1267130cfd544d52c1cc..3c75d05c931e24c6aa5e70f1705e4cb77a3122b8 100644 (file)
@@ -74,7 +74,7 @@
 
 (define_insn_reservation "ppc7450-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc7450"))
   "ppc7450_du,iu1_7450|iu2_7450|iu3_7450")
 
 (define_insn_reservation "ppc7450-compare" 2
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc7450"))
   "ppc7450_du,(iu1_7450|iu2_7450|iu3_7450)")
index f9a9fb88e59189937225f5b55303ce80f240b6b4..89de8df7b56038635ce79056684caa3c3a0f8e84 100644 (file)
@@ -62,7 +62,7 @@
 
 (define_insn_reservation "ppc750-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "ppc750,ppc7400"))
   "ppc750_du,iu1_7xx|iu2_7xx")
 
 (define_insn_reservation "ppc750-compare" 2
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "ppc750,ppc7400"))
   "ppc750_du,(iu1_7xx|iu2_7xx)")
index fccddfe9a4e7fbf433c49dcfa400ddeefc3284cb..22a67d0c9763526139f871f8f0fda4e9c53924b3 100644 (file)
@@ -84,7 +84,7 @@
 
 ;; Simple SU insns
 (define_insn_reservation "ppc8540_su" 1
-  (and (eq_attr "type" "integer,insert,cmp,compare,fast_compare,\
+  (and (eq_attr "type" "integer,add,insert,cmp,compare,fast_compare,\
                         shift,trap,cntlz,exts,isel")
        (eq_attr "cpu" "ppc8540,ppc8548"))
   "ppc8540_decode,ppc8540_issue+ppc8540_su_stage0+ppc8540_retire")
index 923524d72339b31fae416f6fe6cde12219ab968a..70af72be4e7f7e20fbc5140d96d44b0bbf9feafa 100644 (file)
 ;; Integer latency is 2 cycles
 (define_insn_reservation "cell-integer" 2
   (and (ior (eq_attr "type" "integer,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no"))
            (and (eq_attr "type" "insert")
                 (eq_attr "size" "64")))
 ;; add, addo, sub, subo, alter cr0, rldcli, rlwinm 
 (define_insn_reservation "cell-fast-cmp" 2
   (and (ior (eq_attr "type" "fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "cell")
        (eq_attr "cell_micro" "not"))
 
 (define_insn_reservation "cell-cmp-microcoded" 9
   (and (ior (eq_attr "type" "fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "cell")
        (eq_attr "cell_micro" "always"))
index 26a449d4a05b37a34258d5a737576ac2e302c1b5..ccc8cc3edf4f2b7568187b979b7db39aceaf1243 100644 (file)
@@ -84,7 +84,7 @@
 ;; Compares can be executed either one of the IU or SRU
 (define_insn_reservation "ppce300c3_cmp" 1
   (and (ior (eq_attr "type" "cmp,compare,fast_compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (ior (eq_attr "cpu" "ppce300c2") (eq_attr "cpu" "ppce300c3")))
   "ppce300c3_decode,ppce300c3_issue+(ppce300c3_iu_stage0|ppce300c3_sru_stage0) \
@@ -92,7 +92,9 @@
 
 ;; Other one cycle IU insns
 (define_insn_reservation "ppce300c3_iu" 1
-  (and (eq_attr "type" "integer,insert,isel")
+  (and (ior (eq_attr "type" "integer,insert,isel")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no")))
        (ior (eq_attr "cpu" "ppce300c2") (eq_attr "cpu" "ppce300c3")))
   "ppce300c3_decode,ppce300c3_issue+ppce300c3_iu_stage0+ppce300c3_retire")
 
index 834e0d2ff69a89a8c2cff06038f7843a71c205ae..c4c84c6d130863fc6ad26ac8ebb58f62c13970ec 100644 (file)
@@ -70,7 +70,7 @@
 
 ;; Simple SU insns.
 (define_insn_reservation "e500mc_su" 1
-  (and (eq_attr "type" "integer,insert,cmp,compare,fast_compare,\
+  (and (eq_attr "type" "integer,add,insert,cmp,compare,fast_compare,\
                         shift,trap,cntlz,exts,isel")
        (eq_attr "cpu" "ppce500mc"))
   "e500mc_decode,e500mc_issue+e500mc_su_stage0+e500mc_retire")
index 026d016223c89180b6550b81c7f58e76037ba2eb..70ee18e181c0c56f9cf6ba4be325d328077e07ed 100644 (file)
@@ -70,6 +70,8 @@
 ;; Simple SU insns.
 (define_insn_reservation "e500mc64_su" 1
   (and (ior (eq_attr "type" "integer,insert,cntlz,exts")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no"))
            (and (eq_attr "type" "shift")
                 (eq_attr "dot" "no")
                 (eq_attr "var_shift" "no")))
@@ -78,6 +80,8 @@
 
 (define_insn_reservation "e500mc64_su2" 2
   (and (ior (eq_attr "type" "cmp,compare,fast_compare,trap")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes"))
            (and (eq_attr "type" "shift")
                 (eq_attr "dot" "yes")
                 (eq_attr "var_shift" "no")))
index edd0ef5006859f768ec69186ebc9c9e0e931fc1c..6ca86d7bbcd4d462cdaa8e46ba8536954a4ef464 100644 (file)
 ;; SFX.
 (define_insn_reservation "e5500_sfx" 1
   (and (ior (eq_attr "type" "integer,insert,cntlz,exts")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no"))
            (and (eq_attr "type" "shift")
                 (eq_attr "var_shift" "no")))
        (eq_attr "cpu" "ppce5500"))
   "e5500_decode,e5500_sfx")
 
 (define_insn_reservation "e5500_sfx2" 2
-  (and (eq_attr "type" "cmp,compare,fast_compare,trap")
+  (and (ior (eq_attr "type" "cmp,compare,fast_compare,trap")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot"  "yes")))
        (eq_attr "cpu" "ppce5500"))
   "e5500_decode,e5500_sfx")
 
index 609d5641a3786cd33c04f50e7e3242f8ac6eed3d..15dfc9ca4c017428285f030f60a27fea98f45a0c 100644 (file)
 ;; SFX.
 (define_insn_reservation "e6500_sfx" 1
   (and (ior (eq_attr "type" "integer,insert,cntlz,exts")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot"  "no"))
            (and (eq_attr "type" "shift")
                 (eq_attr "var_shift" "no")))
        (eq_attr "cpu" "ppce6500"))
   "e6500_decode,e6500_sfx")
 
 (define_insn_reservation "e6500_sfx2" 2
-  (and (eq_attr "type" "cmp,compare,fast_compare,trap")
+  (and (ior (eq_attr "type" "cmp,compare,fast_compare,trap")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot"  "yes")))
        (eq_attr "cpu" "ppce6500"))
   "e6500_decode,e6500_sfx")
 
index f83c752eef78836176b279f433e709394b42f95f..ffcb7a7bae8cda29bb85d43111fc0ac020cc9734 100644 (file)
@@ -42,7 +42,7 @@
 
 (define_insn_reservation "mpccore-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "mpccore"))
   "iu_mpc")
@@ -70,7 +70,7 @@
 
 (define_insn_reservation "mpccore-compare" 3
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "mpccore"))
   "iu_mpc,nothing,bpu_mpc")
index 6a1c108843e60fda99e51e9e0c820a7be5b0c6b7..cea473d4a46bd8cef293a70699a56fa577eca839 100644 (file)
 ; Integer latency is 2 cycles
 (define_insn_reservation "power4-integer" 2
   (and (ior (eq_attr "type" "integer,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no"))
            (and (eq_attr "type" "insert")
                 (eq_attr "size" "64")))
     |(iu2_power4,nothing,iu1_power4))")
 
 (define_insn_reservation "power4-cmp" 3
-  (and (eq_attr "type" "cmp,fast_compare")
+  (and (ior (eq_attr "type" "cmp,fast_compare")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "power4"))
   "iq_power4")
 
index 4ebb6cf28d3bd121b4fbd9dd27647ea4aa568f67..5df009e45207deb5bda892788e10608cbb15c277 100644 (file)
 ; Integer latency is 2 cycles
 (define_insn_reservation "power5-integer" 2
   (and (ior (eq_attr "type" "integer,trap,cntlz,exts,isel,popcnt")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no"))
            (and (eq_attr "type" "insert")
                 (eq_attr "size" "64")))
   "du1_power5+du2_power5,iu1_power5,nothing,iu2_power5")
 
 (define_insn_reservation "power5-cmp" 3
-  (and (eq_attr "type" "cmp,fast_compare")
+  (and (ior (eq_attr "type" "cmp,fast_compare")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "power5"))
   "iq_power5")
 
index b659645a76dfad571327970e94df9ce310b1a5c3..9dfd39d92d7afc4741c2a9d50dc8369421c14984 100644 (file)
   "LSU_power6")
 
 (define_insn_reservation "power6-integer" 1
-  (and (eq_attr "type" "integer")
+  (and (ior (eq_attr "type" "integer")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no")))
        (eq_attr "cpu" "power6"))
   "FXU_power6")
 
   "FXU_power6")
 
 (define_insn_reservation "power6-fast-compare" 1
-  (and (eq_attr "type" "fast_compare")
+  (and (ior (eq_attr "type" "fast_compare")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "power6"))
   "FXU_power6")
 
index f4bd0b8c23fc1fd1f0c0d76bdacaec940d8fc7e0..00aa26b6be6f6593d810d1cca7efc6024de7d082 100644 (file)
 ; FX Unit
 (define_insn_reservation "power7-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,exts,isel,popcnt")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "power7"))
   "DU_power7,FXU_power7")
   "DU_power7+DU_power7+DU_power7,FXU_power7,FXU_power7,FXU_power7")
 
 (define_insn_reservation "power7-cmp" 1
-  (and (eq_attr "type" "cmp,fast_compare")
+  (and (ior (eq_attr "type" "cmp,fast_compare")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "power7"))
   "DU_power7,FXU_power7")
 
index 2d50d4a69c72f5489330400a2a5cc648078179a8..b2eeac4935ce8c8df0e53a80151d26a8d5bfc6df 100644 (file)
 ; FX Unit
 (define_insn_reservation "power8-1cyc" 1
   (and (ior (eq_attr "type" "integer,insert,trap,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "power8"))
   "DU_any_power8,FXU_power8")
 
 ; fast_compare : add./and./nor./etc
 (define_insn_reservation "power8-fast-compare" 2
-  (and (eq_attr "type" "fast_compare")
+  (and (ior (eq_attr "type" "fast_compare")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "power8"))
   "DU_any_power8,FXU_power8")
 
index 53a22deeb8fec36bc248a18e5cac7e0b54616618..85a0048fa5ea16c8fc4651f6d37da7cc9190dfb7 100644 (file)
@@ -26241,6 +26241,7 @@ rs6000_adjust_cost (rtx insn, rtx link, rtx dep_insn, int cost)
                       break;
                    }
                   case TYPE_INTEGER:
+                  case TYPE_ADD:
                   case TYPE_COMPARE:
                   case TYPE_FAST_COMPARE:
                   case TYPE_EXTS:
@@ -26304,6 +26305,7 @@ rs6000_adjust_cost (rtx insn, rtx link, rtx dep_insn, int cost)
                       break;
                    }
                   case TYPE_INTEGER:
+                  case TYPE_ADD:
                   case TYPE_COMPARE:
                   case TYPE_FAST_COMPARE:
                   case TYPE_EXTS:
index c8709473f6dde2e2b604bfefd48c913fbb22ad70..3b5eb7b8827666487ecdfb400c77901f6d59c469 100644 (file)
 ;; computations.
 (define_attr "type"
   "integer,two,three,
-   shift,insert,
+   add,shift,insert,
    mul,halfmul,div,
    exts,cntlz,popcnt,isel,
    load,store,fpload,fpstore,vecload,vecstore,
    addi %0,%1,%2
    addic %0,%1,%2
    addis %0,%1,%v2"
-  [(set_attr "length" "4,4,4,4")])
+  [(set_attr "type" "add")])
 
 (define_insn "addsi3_high"
   [(set (match_operand:SI 0 "gpc_reg_operand" "=b")
                  (high:SI (match_operand 2 "" ""))))]
   "TARGET_MACHO && !TARGET_64BIT"
   "addis %0,%1,ha16(%2)"
-  [(set_attr "length" "4")])
+  [(set_attr "type" "add")])
 
 (define_insn "*add<mode>3_internal2"
   [(set (match_operand:CC 0 "cc_reg_operand" "=x,x,?y,?y")
    addic. %3,%1,%2
    #
    #"
-  [(set_attr "type" "fast_compare,compare,compare,compare")
+  [(set_attr "type" "add,compare,compare,compare")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,4,8,8")])
 
 (define_split
    addic. %0,%1,%2
    #
    #"
-  [(set_attr "type" "fast_compare,compare,compare,compare")
+  [(set_attr "type" "add,compare,compare,compare")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,4,8,8")])
 
 (define_split
   ""
   "@
    subf %0,%2,%1
-   subfic %0,%2,%1")
+   subfic %0,%2,%1"
+  [(set_attr "type" "add")])
 
 (define_insn ""
   [(set (match_operand:CC 0 "cc_reg_operand" "=x,?y")
   "@
    subf. %3,%2,%1
    #"
-  [(set_attr "type" "fast_compare")
+  [(set_attr "type" "add")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,8")])
 
 (define_split
   "@
    subf. %0,%2,%1
    #"
-  [(set_attr "type" "fast_compare")
+  [(set_attr "type" "add")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,8")])
 
 (define_split
   [(set (match_operand:GPR 0 "gpc_reg_operand" "=r")
        (neg:GPR (match_operand:GPR 1 "gpc_reg_operand" "r")))]
   ""
-  "neg %0,%1")
+  "neg %0,%1"
+  [(set_attr "type" "add")])
 
 (define_insn ""
   [(set (match_operand:CC 0 "cc_reg_operand" "=x,?y")
   "@
    neg. %2,%1
    #"
-  [(set_attr "type" "fast_compare")
+  [(set_attr "type" "add")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,8")])
 
 (define_split
   "@
    neg. %0,%1
    #"
-  [(set_attr "type" "fast_compare")
+  [(set_attr "type" "add")
+   (set_attr "dot" "yes")
    (set_attr "length" "4,8")])
 
 (define_split
index 82ace4a7b1c9579645bf7352da3c23518f8f5e93..2c324151cf29b19e8d5dfe42c69403b6e73b9c52 100644 (file)
@@ -47,7 +47,7 @@
 
 (define_insn_reservation "rs64a-integer" 1
   (and (ior (eq_attr "type" "integer,insert,trap,cntlz,exts,isel")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "no")))
        (eq_attr "cpu" "rs64a"))
   "iu_rs64")
 
 (define_insn_reservation "rs64a-compare" 3
   (and (ior (eq_attr "type" "cmp,fast_compare,compare")
-           (and (eq_attr "type" "shift")
+           (and (eq_attr "type" "add,shift")
                 (eq_attr "dot" "yes")))
        (eq_attr "cpu" "rs64a"))
   "iu_rs64,nothing,bpu_rs64")
index 7443d7cf5968c5d2af21460c3130846a062e3805..cb284ff564475ac4662a276aa30e031ec12f2942 100644 (file)
@@ -34,7 +34,9 @@
 ;; instructions. It provides its own, dedicated result-bus, so we
 ;; don't need the titan_fxu_wb reservation to complete.
 (define_insn_reservation "titan_fxu_adder" 1
-  (and (eq_attr "type" "cmp,fast_compare,trap")
+  (and (ior (eq_attr "type" "cmp,fast_compare,trap")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "yes")))
        (eq_attr "cpu" "titan"))
   "titan_issue,titan_fxu_sh")
 
@@ -72,7 +74,9 @@
   "titan_issue,titan_fxu_sh")
 
 (define_insn_reservation "titan_fxu_alu" 1
-  (and (eq_attr "type" "integer,exts")
+  (and (ior (eq_attr "type" "integer,exts")
+           (and (eq_attr "type" "add")
+                (eq_attr "dot" "no")))
        (eq_attr "cpu" "titan"))
   "titan_issue,titan_fxu_sh,nothing,titan_fxu_wb")