[people/ms/u-boot.git] / board / aries / mcvevk / qts / pinmux_config.h

/*
 * Altera SoCFPGA PinMux configuration
 *
 * SPDX-License-Identifier:	BSD-3-Clause
 */

#ifndef __SOCFPGA_PINMUX_CONFIG_H__
#define __SOCFPGA_PINMUX_CONFIG_H__

const u8 sys_mgr_init_table[] = {
	3, /* EMACIO0 */
	3, /* EMACIO1 */
	3, /* EMACIO2 */
	3, /* EMACIO3 */
	3, /* EMACIO4 */
	3, /* EMACIO5 */
	3, /* EMACIO6 */
	3, /* EMACIO7 */
	3, /* EMACIO8 */
	3, /* EMACIO9 */
	3, /* EMACIO10 */
	3, /* EMACIO11 */
	3, /* EMACIO12 */
	3, /* EMACIO13 */
	0, /* EMACIO14 */
	0, /* EMACIO15 */
	0, /* EMACIO16 */
	0, /* EMACIO17 */
	0, /* EMACIO18 */
	0, /* EMACIO19 */
	3, /* FLASHIO0 */
	0, /* FLASHIO1 */
	3, /* FLASHIO2 */
	3, /* FLASHIO3 */
	3, /* FLASHIO4 */
	3, /* FLASHIO5 */
	3, /* FLASHIO6 */
	3, /* FLASHIO7 */
	0, /* FLASHIO8 */
	3, /* FLASHIO9 */
	3, /* FLASHIO10 */
	3, /* FLASHIO11 */
	0, /* GENERALIO0 */
	1, /* GENERALIO1 */
	1, /* GENERALIO2 */
	0, /* GENERALIO3 */
	0, /* GENERALIO4 */
	1, /* GENERALIO5 */
	1, /* GENERALIO6 */
	1, /* GENERALIO7 */
	1, /* GENERALIO8 */
	0, /* GENERALIO9 */
	0, /* GENERALIO10 */
	0, /* GENERALIO11 */
	0, /* GENERALIO12 */
	2, /* GENERALIO13 */
	2, /* GENERALIO14 */
	1, /* GENERALIO15 */
	1, /* GENERALIO16 */
	1, /* GENERALIO17 */
	1, /* GENERALIO18 */
	0, /* GENERALIO19 */
	0, /* GENERALIO20 */
	0, /* GENERALIO21 */
	0, /* GENERALIO22 */
	0, /* GENERALIO23 */
	0, /* GENERALIO24 */
	0, /* GENERALIO25 */
	0, /* GENERALIO26 */
	0, /* GENERALIO27 */
	0, /* GENERALIO28 */
	0, /* GENERALIO29 */
	0, /* GENERALIO30 */
	0, /* GENERALIO31 */
	0, /* MIXED1IO0 */
	1, /* MIXED1IO1 */
	1, /* MIXED1IO2 */
	1, /* MIXED1IO3 */
	1, /* MIXED1IO4 */
	0, /* MIXED1IO5 */
	0, /* MIXED1IO6 */
	0, /* MIXED1IO7 */
	1, /* MIXED1IO8 */
	1, /* MIXED1IO9 */
	1, /* MIXED1IO10 */
	1, /* MIXED1IO11 */
	0, /* MIXED1IO12 */
	0, /* MIXED1IO13 */
	0, /* MIXED1IO14 */
	1, /* MIXED1IO15 */
	1, /* MIXED1IO16 */
	1, /* MIXED1IO17 */
	1, /* MIXED1IO18 */
	0, /* MIXED1IO19 */
	0, /* MIXED1IO20 */
	0, /* MIXED1IO21 */
	0, /* MIXED2IO0 */
	0, /* MIXED2IO1 */
	0, /* MIXED2IO2 */
	0, /* MIXED2IO3 */
	0, /* MIXED2IO4 */
	0, /* MIXED2IO5 */
	0, /* MIXED2IO6 */
	0, /* MIXED2IO7 */
	0, /* GPLINMUX48 */
	0, /* GPLINMUX49 */
	0, /* GPLINMUX50 */
	0, /* GPLINMUX51 */
	0, /* GPLINMUX52 */
	0, /* GPLINMUX53 */
	0, /* GPLINMUX54 */
	0, /* GPLINMUX55 */
	0, /* GPLINMUX56 */
	0, /* GPLINMUX57 */
	0, /* GPLINMUX58 */
	0, /* GPLINMUX59 */
	0, /* GPLINMUX60 */
	0, /* GPLINMUX61 */
	0, /* GPLINMUX62 */
	0, /* GPLINMUX63 */
	0, /* GPLINMUX64 */
	0, /* GPLINMUX65 */
	0, /* GPLINMUX66 */
	0, /* GPLINMUX67 */
	0, /* GPLINMUX68 */
	0, /* GPLINMUX69 */
	0, /* GPLINMUX70 */
	1, /* GPLMUX0 */
	1, /* GPLMUX1 */
	1, /* GPLMUX2 */
	1, /* GPLMUX3 */
	1, /* GPLMUX4 */
	1, /* GPLMUX5 */
	1, /* GPLMUX6 */
	1, /* GPLMUX7 */
	1, /* GPLMUX8 */
	1, /* GPLMUX9 */
	1, /* GPLMUX10 */
	1, /* GPLMUX11 */
	1, /* GPLMUX12 */
	1, /* GPLMUX13 */
	1, /* GPLMUX14 */
	1, /* GPLMUX15 */
	1, /* GPLMUX16 */
	1, /* GPLMUX17 */
	1, /* GPLMUX18 */
	1, /* GPLMUX19 */
	1, /* GPLMUX20 */
	1, /* GPLMUX21 */
	1, /* GPLMUX22 */
	1, /* GPLMUX23 */
	1, /* GPLMUX24 */
	1, /* GPLMUX25 */
	1, /* GPLMUX26 */
	1, /* GPLMUX27 */
	1, /* GPLMUX28 */
	1, /* GPLMUX29 */
	1, /* GPLMUX30 */
	1, /* GPLMUX31 */
	1, /* GPLMUX32 */
	1, /* GPLMUX33 */
	1, /* GPLMUX34 */
	1, /* GPLMUX35 */
	1, /* GPLMUX36 */
	1, /* GPLMUX37 */
	1, /* GPLMUX38 */
	1, /* GPLMUX39 */
	1, /* GPLMUX40 */
	1, /* GPLMUX41 */
	1, /* GPLMUX42 */
	1, /* GPLMUX43 */
	1, /* GPLMUX44 */
	1, /* GPLMUX45 */
	1, /* GPLMUX46 */
	1, /* GPLMUX47 */
	1, /* GPLMUX48 */
	1, /* GPLMUX49 */
	1, /* GPLMUX50 */
	1, /* GPLMUX51 */
	1, /* GPLMUX52 */
	1, /* GPLMUX53 */
	1, /* GPLMUX54 */
	1, /* GPLMUX55 */
	1, /* GPLMUX56 */
	1, /* GPLMUX57 */
	1, /* GPLMUX58 */
	1, /* GPLMUX59 */
	1, /* GPLMUX60 */
	1, /* GPLMUX61 */
	1, /* GPLMUX62 */
	1, /* GPLMUX63 */
	1, /* GPLMUX64 */
	1, /* GPLMUX65 */
	1, /* GPLMUX66 */
	1, /* GPLMUX67 */
	1, /* GPLMUX68 */
	1, /* GPLMUX69 */
	1, /* GPLMUX70 */
	0, /* NANDUSEFPGA */
	0, /* UART0USEFPGA */
	0, /* RGMII1USEFPGA */
	0, /* SPIS0USEFPGA */
	0, /* CAN0USEFPGA */
	0, /* I2C0USEFPGA */
	0, /* SDMMCUSEFPGA */
	0, /* QSPIUSEFPGA */
	0, /* SPIS1USEFPGA */
	0, /* RGMII0USEFPGA */
	1, /* UART1USEFPGA */
	0, /* CAN1USEFPGA */
	0, /* USB1USEFPGA */
	0, /* I2C3USEFPGA */
	0, /* I2C2USEFPGA */
	0, /* I2C1USEFPGA */
	0, /* SPIM1USEFPGA */
	0, /* USB0USEFPGA */
	0 /* SPIM0USEFPGA */
};
#endif /* __SOCFPGA_PINMUX_CONFIG_H__ */
Commit	Line	Data
d88995a8 MV	1	/*
	2	* Altera SoCFPGA PinMux configuration
	3	*
	4	* SPDX-License-Identifier: BSD-3-Clause
	5	*/
	6
	7	#ifndef __SOCFPGA_PINMUX_CONFIG_H__
	8	#define __SOCFPGA_PINMUX_CONFIG_H__
	9
	10	const u8 sys_mgr_init_table[] = {
	11	3, /* EMACIO0 */
	12	3, /* EMACIO1 */
	13	3, /* EMACIO2 */
	14	3, /* EMACIO3 */
	15	3, /* EMACIO4 */
	16	3, /* EMACIO5 */
	17	3, /* EMACIO6 */
	18	3, /* EMACIO7 */
	19	3, /* EMACIO8 */
	20	3, /* EMACIO9 */
	21	3, /* EMACIO10 */
	22	3, /* EMACIO11 */
	23	3, /* EMACIO12 */
	24	3, /* EMACIO13 */
	25	0, /* EMACIO14 */
	26	0, /* EMACIO15 */
	27	0, /* EMACIO16 */
	28	0, /* EMACIO17 */
	29	0, /* EMACIO18 */
	30	0, /* EMACIO19 */
	31	3, /* FLASHIO0 */
	32	0, /* FLASHIO1 */
	33	3, /* FLASHIO2 */
	34	3, /* FLASHIO3 */
	35	3, /* FLASHIO4 */
	36	3, /* FLASHIO5 */
	37	3, /* FLASHIO6 */
	38	3, /* FLASHIO7 */
	39	0, /* FLASHIO8 */
	40	3, /* FLASHIO9 */
	41	3, /* FLASHIO10 */
	42	3, /* FLASHIO11 */
	43	0, /* GENERALIO0 */
	44	1, /* GENERALIO1 */
	45	1, /* GENERALIO2 */
	46	0, /* GENERALIO3 */
	47	0, /* GENERALIO4 */
	48	1, /* GENERALIO5 */
	49	1, /* GENERALIO6 */
	50	1, /* GENERALIO7 */
	51	1, /* GENERALIO8 */
	52	0, /* GENERALIO9 */
	53	0, /* GENERALIO10 */
	54	0, /* GENERALIO11 */
	55	0, /* GENERALIO12 */
	56	2, /* GENERALIO13 */
	57	2, /* GENERALIO14 */
	58	1, /* GENERALIO15 */
	59	1, /* GENERALIO16 */
	60	1, /* GENERALIO17 */
	61	1, /* GENERALIO18 */
	62	0, /* GENERALIO19 */
	63	0, /* GENERALIO20 */
	64	0, /* GENERALIO21 */
65	0, /* GENERALIO22 */
66	0, /* GENERALIO23 */
67	0, /* GENERALIO24 */
68	0, /* GENERALIO25 */
69	0, /* GENERALIO26 */
70	0, /* GENERALIO27 */
71	0, /* GENERALIO28 */
72	0, /* GENERALIO29 */
73	0, /* GENERALIO30 */
74	0, /* GENERALIO31 */
75	0, /* MIXED1IO0 */
76	1, /* MIXED1IO1 */
77	1, /* MIXED1IO2 */
78	1, /* MIXED1IO3 */
79	1, /* MIXED1IO4 */
80	0, /* MIXED1IO5 */
81	0, /* MIXED1IO6 */
82	0, /* MIXED1IO7 */
83	1, /* MIXED1IO8 */
84	1, /* MIXED1IO9 */
85	1, /* MIXED1IO10 */
86	1, /* MIXED1IO11 */
87	0, /* MIXED1IO12 */
88	0, /* MIXED1IO13 */
89	0, /* MIXED1IO14 */
90	1, /* MIXED1IO15 */
91	1, /* MIXED1IO16 */
92	1, /* MIXED1IO17 */
93	1, /* MIXED1IO18 */
94	0, /* MIXED1IO19 */
95	0, /* MIXED1IO20 */
96	0, /* MIXED1IO21 */
97	0, /* MIXED2IO0 */
98	0, /* MIXED2IO1 */
99	0, /* MIXED2IO2 */
100	0, /* MIXED2IO3 */
101	0, /* MIXED2IO4 */
102	0, /* MIXED2IO5 */
103	0, /* MIXED2IO6 */
104	0, /* MIXED2IO7 */
105	0, /* GPLINMUX48 */
106	0, /* GPLINMUX49 */
107	0, /* GPLINMUX50 */
108	0, /* GPLINMUX51 */
109	0, /* GPLINMUX52 */
110	0, /* GPLINMUX53 */
111	0, /* GPLINMUX54 */
112	0, /* GPLINMUX55 */
113	0, /* GPLINMUX56 */
114	0, /* GPLINMUX57 */
115	0, /* GPLINMUX58 */
116	0, /* GPLINMUX59 */
117	0, /* GPLINMUX60 */
118	0, /* GPLINMUX61 */
119	0, /* GPLINMUX62 */
120	0, /* GPLINMUX63 */
121	0, /* GPLINMUX64 */
122	0, /* GPLINMUX65 */
123	0, /* GPLINMUX66 */
124	0, /* GPLINMUX67 */
125	0, /* GPLINMUX68 */
126	0, /* GPLINMUX69 */
127	0, /* GPLINMUX70 */
128	1, /* GPLMUX0 */
129	1, /* GPLMUX1 */
130	1, /* GPLMUX2 */
131	1, /* GPLMUX3 */
132	1, /* GPLMUX4 */
133	1, /* GPLMUX5 */
134	1, /* GPLMUX6 */
135	1, /* GPLMUX7 */
136	1, /* GPLMUX8 */
137	1, /* GPLMUX9 */
138	1, /* GPLMUX10 */
139	1, /* GPLMUX11 */
140	1, /* GPLMUX12 */
141	1, /* GPLMUX13 */
142	1, /* GPLMUX14 */
143	1, /* GPLMUX15 */
144	1, /* GPLMUX16 */
145	1, /* GPLMUX17 */
146	1, /* GPLMUX18 */
147	1, /* GPLMUX19 */
148	1, /* GPLMUX20 */
149	1, /* GPLMUX21 */
150	1, /* GPLMUX22 */
151	1, /* GPLMUX23 */
152	1, /* GPLMUX24 */
153	1, /* GPLMUX25 */
154	1, /* GPLMUX26 */
155	1, /* GPLMUX27 */
156	1, /* GPLMUX28 */
157	1, /* GPLMUX29 */
158	1, /* GPLMUX30 */
159	1, /* GPLMUX31 */
160	1, /* GPLMUX32 */
161	1, /* GPLMUX33 */
162	1, /* GPLMUX34 */
163	1, /* GPLMUX35 */
164	1, /* GPLMUX36 */
165	1, /* GPLMUX37 */
166	1, /* GPLMUX38 */
167	1, /* GPLMUX39 */
168	1, /* GPLMUX40 */
169	1, /* GPLMUX41 */
170	1, /* GPLMUX42 */
171	1, /* GPLMUX43 */
172	1, /* GPLMUX44 */
173	1, /* GPLMUX45 */
174	1, /* GPLMUX46 */
175	1, /* GPLMUX47 */
176	1, /* GPLMUX48 */
177	1, /* GPLMUX49 */
178	1, /* GPLMUX50 */
179	1, /* GPLMUX51 */
180	1, /* GPLMUX52 */
181	1, /* GPLMUX53 */
182	1, /* GPLMUX54 */
183	1, /* GPLMUX55 */
184	1, /* GPLMUX56 */
185	1, /* GPLMUX57 */
186	1, /* GPLMUX58 */
187	1, /* GPLMUX59 */
188	1, /* GPLMUX60 */
189	1, /* GPLMUX61 */
190	1, /* GPLMUX62 */
191	1, /* GPLMUX63 */
192	1, /* GPLMUX64 */
193	1, /* GPLMUX65 */
194	1, /* GPLMUX66 */
195	1, /* GPLMUX67 */
196	1, /* GPLMUX68 */
197	1, /* GPLMUX69 */
198	1, /* GPLMUX70 */
199	0, /* NANDUSEFPGA */
200	0, /* UART0USEFPGA */
201	0, /* RGMII1USEFPGA */
202	0, /* SPIS0USEFPGA */
203	0, /* CAN0USEFPGA */
204	0, /* I2C0USEFPGA */
205	0, /* SDMMCUSEFPGA */
206	0, /* QSPIUSEFPGA */
207	0, /* SPIS1USEFPGA */
208	0, /* RGMII0USEFPGA */
209	1, /* UART1USEFPGA */
210	0, /* CAN1USEFPGA */
211	0, /* USB1USEFPGA */
212	0, /* I2C3USEFPGA */
213	0, /* I2C2USEFPGA */
214	0, /* I2C1USEFPGA */
215	0, /* SPIM1USEFPGA */
216	0, /* USB0USEFPGA */
217	0 /* SPIM0USEFPGA */
218	};
219	#endif /* __SOCFPGA_PINMUX_CONFIG_H__ */