]> git.ipfire.org Git - thirdparty/qemu.git/commit
hw/riscv: Add Microblaze V generic board
authorSai Pavan Boddu <sai.pavan.boddu@amd.com>
Mon, 25 Nov 2024 13:47:39 +0000 (19:17 +0530)
committerAlistair Francis <alistair.francis@wdc.com>
Fri, 20 Dec 2024 01:22:47 +0000 (11:22 +1000)
commit77aad42ee222ebf695295e56a88fc812255b4a8b
tree7955262497e0d6435ebef6c0ce05a72d94b3396d
parentfc560153b4da0562959de4d566a1f99d20c50055
hw/riscv: Add Microblaze V generic board

Add a basic board with interrupt controller (intc), timer, serial
(uartlite), small memory called LMB@0 (128kB) and DDR@0x80000000
(configured via command line eg. -m 2g).
This is basic configuration which matches HW generated out of AMD Vivado
(design tools). But initial configuration is going beyond what it is
configured by default because validation should be done on other
configurations too. That's why wire also additional uart16500, axi
ethernet(with axi dma).
GPIOs, i2c and qspi is also listed for completeness.

IRQ map is: (addr)
0 - timer (0x41c00000)
1 - uartlite (0x40600000)
2 - i2c (0x40800000)
3 - qspi (0x44a00000)
4 - uart16550 (0x44a10000)
5 - emaclite (0x40e00000)
6 - timer2 (0x41c10000)
7 - axi emac (0x40c00000)
8 - axi dma (0x41e00000)
9 - axi dma
10 - gpio (0x40000000)
11 - gpio2 (0x40010000)
12 - gpio3 (0x40020000)

Signed-off-by: Sai Pavan Boddu <sai.pavan.boddu@amd.com>
Signed-off-by: Michal Simek <michal.simek@amd.com>
Reviewed-by: Alistair Francis <alistair.francis@wdc.com>
Message-ID: <20241125134739.18189-1-sai.pavan.boddu@amd.com>
Signed-off-by: Alistair Francis <alistair.francis@wdc.com>
MAINTAINERS
docs/system/riscv/microblaze-v-generic.rst [new file with mode: 0644]
docs/system/target-riscv.rst
hw/riscv/Kconfig
hw/riscv/meson.build
hw/riscv/microblaze-v-generic.c [new file with mode: 0644]