]> git.ipfire.org Git - thirdparty/qemu.git/commit
hw/riscv: pfsoc: add missing FICs as unimplemented
authorConor Dooley <conor.dooley@microchip.com>
Thu, 17 Nov 2022 22:55:17 +0000 (22:55 +0000)
committerAlistair Francis <alistair.francis@wdc.com>
Fri, 6 Jan 2023 00:42:55 +0000 (10:42 +1000)
commit8d32e374a805976c622ed58073015eaf2e6859dc
tree5d9d2133d8d75d8a49e313a40c1434b67f102790
parent13cd1d6eaff8a2e02270a8cfa74a9216fa03109f
hw/riscv: pfsoc: add missing FICs as unimplemented

The Fabric Interconnect Controllers provide interfaces between the FPGA
fabric and the core complex. There are 5 FICs on PolarFire SoC, numbered
0 through 4. FIC2 is an AXI4 slave interface from the FPGA fabric and
does not show up on the MSS memory map. FIC4 is dedicated to the User
Crypto Processor and does not show up on the MSS memory map either.

FIC 0, 1 & 3 do show up in the MSS memory map and neither FICs 0 or 1
are represented in QEMU, leading to load access violations while booting
Linux for Icicle if PCIe is enabled as the root port is connected via
either FIC 0 or 1.

Acked-by: Alistair Francis <alistair.francis@wdc.com>
Signed-off-by: Conor Dooley <conor.dooley@microchip.com>
Message-Id: <20221117225518.4102575-3-conor@kernel.org>
Signed-off-by: Alistair Francis <alistair.francis@wdc.com>
hw/riscv/microchip_pfsoc.c
include/hw/riscv/microchip_pfsoc.h