- { M32R_XINSN_ILLEGAL, && case_sem_INSN_ILLEGAL },
- { M32R_XINSN_ADD, && case_sem_INSN_ADD },
- { M32R_XINSN_ADD3, && case_sem_INSN_ADD3 },
- { M32R_XINSN_AND, && case_sem_INSN_AND },
- { M32R_XINSN_AND3, && case_sem_INSN_AND3 },
- { M32R_XINSN_OR, && case_sem_INSN_OR },
- { M32R_XINSN_OR3, && case_sem_INSN_OR3 },
- { M32R_XINSN_XOR, && case_sem_INSN_XOR },
- { M32R_XINSN_XOR3, && case_sem_INSN_XOR3 },
- { M32R_XINSN_ADDI, && case_sem_INSN_ADDI },
- { M32R_XINSN_ADDV, && case_sem_INSN_ADDV },
- { M32R_XINSN_ADDV3, && case_sem_INSN_ADDV3 },
- { M32R_XINSN_ADDX, && case_sem_INSN_ADDX },
- { M32R_XINSN_BC8, && case_sem_INSN_BC8 },
- { M32R_XINSN_BC24, && case_sem_INSN_BC24 },
- { M32R_XINSN_BEQ, && case_sem_INSN_BEQ },
- { M32R_XINSN_BEQZ, && case_sem_INSN_BEQZ },
- { M32R_XINSN_BGEZ, && case_sem_INSN_BGEZ },
- { M32R_XINSN_BGTZ, && case_sem_INSN_BGTZ },
- { M32R_XINSN_BLEZ, && case_sem_INSN_BLEZ },
- { M32R_XINSN_BLTZ, && case_sem_INSN_BLTZ },
- { M32R_XINSN_BNEZ, && case_sem_INSN_BNEZ },
- { M32R_XINSN_BL8, && case_sem_INSN_BL8 },
- { M32R_XINSN_BL24, && case_sem_INSN_BL24 },
- { M32R_XINSN_BNC8, && case_sem_INSN_BNC8 },
- { M32R_XINSN_BNC24, && case_sem_INSN_BNC24 },
- { M32R_XINSN_BNE, && case_sem_INSN_BNE },
- { M32R_XINSN_BRA8, && case_sem_INSN_BRA8 },
- { M32R_XINSN_BRA24, && case_sem_INSN_BRA24 },
- { M32R_XINSN_CMP, && case_sem_INSN_CMP },
- { M32R_XINSN_CMPI, && case_sem_INSN_CMPI },
- { M32R_XINSN_CMPU, && case_sem_INSN_CMPU },
- { M32R_XINSN_CMPUI, && case_sem_INSN_CMPUI },
- { M32R_XINSN_DIV, && case_sem_INSN_DIV },
- { M32R_XINSN_DIVU, && case_sem_INSN_DIVU },
- { M32R_XINSN_REM, && case_sem_INSN_REM },
- { M32R_XINSN_REMU, && case_sem_INSN_REMU },
- { M32R_XINSN_JL, && case_sem_INSN_JL },
- { M32R_XINSN_JMP, && case_sem_INSN_JMP },
- { M32R_XINSN_LD, && case_sem_INSN_LD },
- { M32R_XINSN_LD_D, && case_sem_INSN_LD_D },
- { M32R_XINSN_LDB, && case_sem_INSN_LDB },
- { M32R_XINSN_LDB_D, && case_sem_INSN_LDB_D },
- { M32R_XINSN_LDH, && case_sem_INSN_LDH },
- { M32R_XINSN_LDH_D, && case_sem_INSN_LDH_D },
- { M32R_XINSN_LDUB, && case_sem_INSN_LDUB },
- { M32R_XINSN_LDUB_D, && case_sem_INSN_LDUB_D },
- { M32R_XINSN_LDUH, && case_sem_INSN_LDUH },
- { M32R_XINSN_LDUH_D, && case_sem_INSN_LDUH_D },
- { M32R_XINSN_LD_PLUS, && case_sem_INSN_LD_PLUS },
- { M32R_XINSN_LD24, && case_sem_INSN_LD24 },
- { M32R_XINSN_LDI8, && case_sem_INSN_LDI8 },
- { M32R_XINSN_LDI16, && case_sem_INSN_LDI16 },
- { M32R_XINSN_LOCK, && case_sem_INSN_LOCK },
- { M32R_XINSN_MACHI, && case_sem_INSN_MACHI },
- { M32R_XINSN_MACLO, && case_sem_INSN_MACLO },
- { M32R_XINSN_MACWHI, && case_sem_INSN_MACWHI },
- { M32R_XINSN_MACWLO, && case_sem_INSN_MACWLO },
- { M32R_XINSN_MUL, && case_sem_INSN_MUL },
- { M32R_XINSN_MULHI, && case_sem_INSN_MULHI },
- { M32R_XINSN_MULLO, && case_sem_INSN_MULLO },
- { M32R_XINSN_MULWHI, && case_sem_INSN_MULWHI },
- { M32R_XINSN_MULWLO, && case_sem_INSN_MULWLO },
- { M32R_XINSN_MV, && case_sem_INSN_MV },
- { M32R_XINSN_MVFACHI, && case_sem_INSN_MVFACHI },
- { M32R_XINSN_MVFACLO, && case_sem_INSN_MVFACLO },
- { M32R_XINSN_MVFACMI, && case_sem_INSN_MVFACMI },
- { M32R_XINSN_MVFC, && case_sem_INSN_MVFC },
- { M32R_XINSN_MVTACHI, && case_sem_INSN_MVTACHI },
- { M32R_XINSN_MVTACLO, && case_sem_INSN_MVTACLO },
- { M32R_XINSN_MVTC, && case_sem_INSN_MVTC },
- { M32R_XINSN_NEG, && case_sem_INSN_NEG },
- { M32R_XINSN_NOP, && case_sem_INSN_NOP },
- { M32R_XINSN_NOT, && case_sem_INSN_NOT },
- { M32R_XINSN_RAC, && case_sem_INSN_RAC },
- { M32R_XINSN_RACH, && case_sem_INSN_RACH },
- { M32R_XINSN_RTE, && case_sem_INSN_RTE },
- { M32R_XINSN_SETH, && case_sem_INSN_SETH },
- { M32R_XINSN_SLL, && case_sem_INSN_SLL },
- { M32R_XINSN_SLL3, && case_sem_INSN_SLL3 },
- { M32R_XINSN_SLLI, && case_sem_INSN_SLLI },
- { M32R_XINSN_SRA, && case_sem_INSN_SRA },
- { M32R_XINSN_SRA3, && case_sem_INSN_SRA3 },
- { M32R_XINSN_SRAI, && case_sem_INSN_SRAI },
- { M32R_XINSN_SRL, && case_sem_INSN_SRL },
- { M32R_XINSN_SRL3, && case_sem_INSN_SRL3 },
- { M32R_XINSN_SRLI, && case_sem_INSN_SRLI },
- { M32R_XINSN_ST, && case_sem_INSN_ST },
- { M32R_XINSN_ST_D, && case_sem_INSN_ST_D },
- { M32R_XINSN_STB, && case_sem_INSN_STB },
- { M32R_XINSN_STB_D, && case_sem_INSN_STB_D },
- { M32R_XINSN_STH, && case_sem_INSN_STH },
- { M32R_XINSN_STH_D, && case_sem_INSN_STH_D },
- { M32R_XINSN_ST_PLUS, && case_sem_INSN_ST_PLUS },
- { M32R_XINSN_ST_MINUS, && case_sem_INSN_ST_MINUS },
- { M32R_XINSN_SUB, && case_sem_INSN_SUB },
- { M32R_XINSN_SUBV, && case_sem_INSN_SUBV },
- { M32R_XINSN_SUBX, && case_sem_INSN_SUBX },
- { M32R_XINSN_TRAP, && case_sem_INSN_TRAP },
- { M32R_XINSN_UNLOCK, && case_sem_INSN_UNLOCK },
+ { M32RB_XINSN_ILLEGAL, && case_sem_INSN_ILLEGAL },
+ { M32RB_XINSN_ADD, && case_sem_INSN_ADD },
+ { M32RB_XINSN_ADD3, && case_sem_INSN_ADD3 },
+ { M32RB_XINSN_AND, && case_sem_INSN_AND },
+ { M32RB_XINSN_AND3, && case_sem_INSN_AND3 },
+ { M32RB_XINSN_OR, && case_sem_INSN_OR },
+ { M32RB_XINSN_OR3, && case_sem_INSN_OR3 },
+ { M32RB_XINSN_XOR, && case_sem_INSN_XOR },
+ { M32RB_XINSN_XOR3, && case_sem_INSN_XOR3 },
+ { M32RB_XINSN_ADDI, && case_sem_INSN_ADDI },
+ { M32RB_XINSN_ADDV, && case_sem_INSN_ADDV },
+ { M32RB_XINSN_ADDV3, && case_sem_INSN_ADDV3 },
+ { M32RB_XINSN_ADDX, && case_sem_INSN_ADDX },
+ { M32RB_XINSN_BC8, && case_sem_INSN_BC8 },
+ { M32RB_XINSN_BC24, && case_sem_INSN_BC24 },
+ { M32RB_XINSN_BEQ, && case_sem_INSN_BEQ },
+ { M32RB_XINSN_BEQZ, && case_sem_INSN_BEQZ },
+ { M32RB_XINSN_BGEZ, && case_sem_INSN_BGEZ },
+ { M32RB_XINSN_BGTZ, && case_sem_INSN_BGTZ },
+ { M32RB_XINSN_BLEZ, && case_sem_INSN_BLEZ },
+ { M32RB_XINSN_BLTZ, && case_sem_INSN_BLTZ },
+ { M32RB_XINSN_BNEZ, && case_sem_INSN_BNEZ },
+ { M32RB_XINSN_BL8, && case_sem_INSN_BL8 },
+ { M32RB_XINSN_BL24, && case_sem_INSN_BL24 },
+ { M32RB_XINSN_BNC8, && case_sem_INSN_BNC8 },
+ { M32RB_XINSN_BNC24, && case_sem_INSN_BNC24 },
+ { M32RB_XINSN_BNE, && case_sem_INSN_BNE },
+ { M32RB_XINSN_BRA8, && case_sem_INSN_BRA8 },
+ { M32RB_XINSN_BRA24, && case_sem_INSN_BRA24 },
+ { M32RB_XINSN_CMP, && case_sem_INSN_CMP },
+ { M32RB_XINSN_CMPI, && case_sem_INSN_CMPI },
+ { M32RB_XINSN_CMPU, && case_sem_INSN_CMPU },
+ { M32RB_XINSN_CMPUI, && case_sem_INSN_CMPUI },
+ { M32RB_XINSN_DIV, && case_sem_INSN_DIV },
+ { M32RB_XINSN_DIVU, && case_sem_INSN_DIVU },
+ { M32RB_XINSN_REM, && case_sem_INSN_REM },
+ { M32RB_XINSN_REMU, && case_sem_INSN_REMU },
+ { M32RB_XINSN_JL, && case_sem_INSN_JL },
+ { M32RB_XINSN_JMP, && case_sem_INSN_JMP },
+ { M32RB_XINSN_LD, && case_sem_INSN_LD },
+ { M32RB_XINSN_LD_D, && case_sem_INSN_LD_D },
+ { M32RB_XINSN_LDB, && case_sem_INSN_LDB },
+ { M32RB_XINSN_LDB_D, && case_sem_INSN_LDB_D },
+ { M32RB_XINSN_LDH, && case_sem_INSN_LDH },
+ { M32RB_XINSN_LDH_D, && case_sem_INSN_LDH_D },
+ { M32RB_XINSN_LDUB, && case_sem_INSN_LDUB },
+ { M32RB_XINSN_LDUB_D, && case_sem_INSN_LDUB_D },
+ { M32RB_XINSN_LDUH, && case_sem_INSN_LDUH },
+ { M32RB_XINSN_LDUH_D, && case_sem_INSN_LDUH_D },
+ { M32RB_XINSN_LD_PLUS, && case_sem_INSN_LD_PLUS },
+ { M32RB_XINSN_LD24, && case_sem_INSN_LD24 },
+ { M32RB_XINSN_LDI8, && case_sem_INSN_LDI8 },
+ { M32RB_XINSN_LDI16, && case_sem_INSN_LDI16 },
+ { M32RB_XINSN_LOCK, && case_sem_INSN_LOCK },
+ { M32RB_XINSN_MACHI, && case_sem_INSN_MACHI },
+ { M32RB_XINSN_MACLO, && case_sem_INSN_MACLO },
+ { M32RB_XINSN_MACWHI, && case_sem_INSN_MACWHI },
+ { M32RB_XINSN_MACWLO, && case_sem_INSN_MACWLO },
+ { M32RB_XINSN_MUL, && case_sem_INSN_MUL },
+ { M32RB_XINSN_MULHI, && case_sem_INSN_MULHI },
+ { M32RB_XINSN_MULLO, && case_sem_INSN_MULLO },
+ { M32RB_XINSN_MULWHI, && case_sem_INSN_MULWHI },
+ { M32RB_XINSN_MULWLO, && case_sem_INSN_MULWLO },
+ { M32RB_XINSN_MV, && case_sem_INSN_MV },
+ { M32RB_XINSN_MVFACHI, && case_sem_INSN_MVFACHI },
+ { M32RB_XINSN_MVFACLO, && case_sem_INSN_MVFACLO },
+ { M32RB_XINSN_MVFACMI, && case_sem_INSN_MVFACMI },
+ { M32RB_XINSN_MVFC, && case_sem_INSN_MVFC },
+ { M32RB_XINSN_MVTACHI, && case_sem_INSN_MVTACHI },
+ { M32RB_XINSN_MVTACLO, && case_sem_INSN_MVTACLO },
+ { M32RB_XINSN_MVTC, && case_sem_INSN_MVTC },
+ { M32RB_XINSN_NEG, && case_sem_INSN_NEG },
+ { M32RB_XINSN_NOP, && case_sem_INSN_NOP },
+ { M32RB_XINSN_NOT, && case_sem_INSN_NOT },
+ { M32RB_XINSN_RAC, && case_sem_INSN_RAC },
+ { M32RB_XINSN_RACH, && case_sem_INSN_RACH },
+ { M32RB_XINSN_RTE, && case_sem_INSN_RTE },
+ { M32RB_XINSN_SETH, && case_sem_INSN_SETH },
+ { M32RB_XINSN_SLL, && case_sem_INSN_SLL },
+ { M32RB_XINSN_SLL3, && case_sem_INSN_SLL3 },
+ { M32RB_XINSN_SLLI, && case_sem_INSN_SLLI },
+ { M32RB_XINSN_SRA, && case_sem_INSN_SRA },
+ { M32RB_XINSN_SRA3, && case_sem_INSN_SRA3 },
+ { M32RB_XINSN_SRAI, && case_sem_INSN_SRAI },
+ { M32RB_XINSN_SRL, && case_sem_INSN_SRL },
+ { M32RB_XINSN_SRL3, && case_sem_INSN_SRL3 },
+ { M32RB_XINSN_SRLI, && case_sem_INSN_SRLI },
+ { M32RB_XINSN_ST, && case_sem_INSN_ST },
+ { M32RB_XINSN_ST_D, && case_sem_INSN_ST_D },
+ { M32RB_XINSN_STB, && case_sem_INSN_STB },
+ { M32RB_XINSN_STB_D, && case_sem_INSN_STB_D },
+ { M32RB_XINSN_STH, && case_sem_INSN_STH },
+ { M32RB_XINSN_STH_D, && case_sem_INSN_STH_D },
+ { M32RB_XINSN_ST_PLUS, && case_sem_INSN_ST_PLUS },
+ { M32RB_XINSN_ST_MINUS, && case_sem_INSN_ST_MINUS },
+ { M32RB_XINSN_SUB, && case_sem_INSN_SUB },
+ { M32RB_XINSN_SUBV, && case_sem_INSN_SUBV },
+ { M32RB_XINSN_SUBX, && case_sem_INSN_SUBX },
+ { M32RB_XINSN_TRAP, && case_sem_INSN_TRAP },
+ { M32RB_XINSN_UNLOCK, && case_sem_INSN_UNLOCK },