]> git.ipfire.org Git - thirdparty/gcc.git/commitdiff
aarch64: Fix fp8_scalar_1.c's stacktest1
authorAndrew Pinski <quic_apinski@quicinc.com>
Tue, 26 Nov 2024 21:05:00 +0000 (13:05 -0800)
committerAndrew Pinski <quic_apinski@quicinc.com>
Tue, 26 Nov 2024 21:11:59 +0000 (13:11 -0800)
The function body test was expecting:
umov w0, v0.b[0]
strb w0, [sp, 15]

But the code generation was improved after r15-5375-gbeec291225be to just:
str b0, [sp, 15]

which is correct and better because no longer need to move between SIMD registers
and the GPRs.
This changes the function body test to new better code generation.

Pushed as obvious after a test of the testcase to make sure it now passes.

gcc/testsuite/ChangeLog:

* gcc.target/aarch64/fp8_scalar_1.c (stacktest1): Fix for new
improved code generation.

Signed-off-by: Andrew Pinski <quic_apinski@quicinc.com>
gcc/testsuite/gcc.target/aarch64/fp8_scalar_1.c

index 61edf06401b81b26d51991d819fdd8664d180e97..6632c77e0c63be5866222c76a30845d8ab1c9485 100644 (file)
@@ -7,9 +7,8 @@
 
 /*
 **stacktest1:
-**     umov    w0, v0.b\[0\]
 **     sub     sp, sp, #16
-**     strb    w0, \[sp, 15\]
+**     str     b0, \[sp, 15\]
 **     ldr     b0, \[sp, 15\]
 **     add     sp, sp, 16
 **     ret