]> git.ipfire.org Git - thirdparty/u-boot.git/commitdiff
net: sh_eth: arm: renesas: README: Drop CFG_SH_ETHER_PHY_ADDR
authorMarek Vasut <marek.vasut+renesas@mailbox.org>
Mon, 30 Jun 2025 18:51:15 +0000 (20:51 +0200)
committerMarek Vasut <marek.vasut+renesas@mailbox.org>
Thu, 10 Jul 2025 17:26:56 +0000 (19:26 +0200)
Drop CFG_SH_ETHER_PHY_ADDR from README and configuration files, this
value is never used, PHY address is extracted from control DT instead.
No functional change intended.

Signed-off-by: Marek Vasut <marek.vasut+renesas@mailbox.org>
12 files changed:
README
drivers/net/sh_eth.c
include/configs/alt.h
include/configs/condor.h
include/configs/gose.h
include/configs/grpeach.h
include/configs/koelsch.h
include/configs/lager.h
include/configs/porter.h
include/configs/silk.h
include/configs/stout.h
include/configs/v3hsk.h

diff --git a/README b/README
index 7acf39540c2b253cca2aa9392df5d36483c434ad..dbf66bd83acbc93a0d8be75df4f515532c010aa8 100644 (file)
--- a/README
+++ b/README
@@ -379,9 +379,6 @@ The following options need to be configured:
                CONFIG_SH_ETHER
                Support for Renesas on-chip Ethernet controller
 
-                       CFG_SH_ETHER_PHY_ADDR
-                       Define the ETH PHY's address
-
 - TPM Support:
                CONFIG_TPM
                Support TPM devices.
index 4d9cdf17b46e5e91f6a7f6a6f3007685679ab9c1..1160c1d6cfa185607b56b09e3a5ab50866907a37 100644 (file)
 
 #include "sh_eth.h"
 
-#ifndef CFG_SH_ETHER_PHY_ADDR
-# error "Please define CFG_SH_ETHER_PHY_ADDR"
-#endif
-
 static void flush_cache_wback(void *addr, unsigned long len)
 {
        flush_dcache_range((unsigned long)addr,
index 987fd25bb4c59a9798db539aa417fa11d291dfcd..7db01cedb8bc62590dbdb42a254fef91d9463903 100644 (file)
@@ -21,7 +21,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index b2d66c785fc7fb332738806f25a88dad29c2f486..3be0f99ec4b4a53d2c41ab4e9d79db2ce9c228d2 100644 (file)
@@ -14,7 +14,6 @@
 /* Environment compatibility */
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index acef925855a35407aaeaac46fdb615ff292b1183..a5537ee30b288474b7850897de4a75ad7bb4605f 100644 (file)
@@ -20,7 +20,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512u * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index 9a7eef57c876157ff07b0893ae1e47993c36e50a..9c47fbf1c905ca7f26529d3b621fba6b91fafc50 100644 (file)
@@ -17,7 +17,6 @@
 #define CFG_SYS_SDRAM_SIZE             (10 * 1024 * 1024)
 
 /* Network interface */
-#define CFG_SH_ETHER_PHY_ADDR  0
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
 
 #endif /* __GRPEACH_H */
index 13d2127ac13578f9e19c7b03ba1229af657b506f..cc6266d4d6c91bb96baa80f899fbd8e5c06efea7 100644 (file)
@@ -20,7 +20,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index d76f003e391c9705c5d04d6b04e3c25036a3884d..f59f44f186246705df748d1cd6975b3b52e51e88 100644 (file)
@@ -21,7 +21,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index eaf5d31c1d3672a090f1f7d17c7e7d5a1083445c..265a0d775a340261d0bd093c308cfb2dd084aa34 100644 (file)
@@ -22,7 +22,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (1024u * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index 4ef70281ddaf82c3f0e88d354fe9c4220449cc8b..459b9b8679739506d539248f586ea888b2bdd30e 100644 (file)
@@ -22,7 +22,6 @@
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index cb544de243e7d2a88b79edceed79a18a6f34b203..d1accb90d9f79ae56cd5a298af5d0ef41df9f061 100644 (file)
@@ -26,7 +26,6 @@
 #define CFG_SCIF_A
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x1
 #define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 
 /* Board Clock */
index a8d1641b36ea5b4aa9bd55f0b603b592d194a921..c5685b4c6c1485ddc0b472a1a72bfff4510e2a81 100644 (file)
@@ -15,7 +15,6 @@
 /* Environment compatibility */
 
 /* SH Ether */
-#define CFG_SH_ETHER_PHY_ADDR  0x0
 #define CFG_SH_ETHER_PHY_MODE  PHY_INTERFACE_MODE_RGMII_ID
 
 /* Board Clock */