Placate Icc in the usual way.

git-svn-id: svn://svn.valgrind.org/vex/trunk@984

A few more 64-bit folding rules.

git-svn-id: svn://svn.valgrind.org/vex/trunk@983

Comment-only change.

git-svn-id: svn://svn.valgrind.org/vex/trunk@982

Oops!  The whole point of rev 980 was to get rid of eregOfRM and
gregOfRM.  This commit actually does get rid of them :-)

git-svn-id: svn://svn.valgrind.org/vex/trunk@981

A major overhaul of the way integer register decoding is done on
amd64.

The presence of REX bytes -- whilst apparently a simple change --
significantly complicates instruction decoding.  The main problem is
that integer register numbers are now split into two pieces, one bit
from the REX byte and three bits from the modrm byte (or wherever).
The tricky bit is to always ensure that the correct pieces are
reassembled to form 4-bit register numbers.  Prior to this commit, it
was easy to make that kind of error -- eg, conjoining the REX.B bit
with the 'g' modrm field to produce a nonsense register number.  This
commit rearranges the handling functions for integer registers to make
that kind of error much less likely, basically by not allowing you to
deal in fragments of register fields unless absolutely necessary.

git-svn-id: svn://svn.valgrind.org/vex/trunk@980

Icc typechecker police.

git-svn-id: svn://svn.valgrind.org/vex/trunk@979

More icc-related cleanups.

git-svn-id: svn://svn.valgrind.org/vex/trunk@978

Icc typechecker police.

git-svn-id: svn://svn.valgrind.org/vex/trunk@977

Fix some register-field decoding bugs for SSE.  Nasty.  There has to
be a more foolproof way of doing this.

git-svn-id: svn://svn.valgrind.org/vex/trunk@976

Fixed some front end with-zero loads

git-svn-id: svn://svn.valgrind.org/vex/trunk@975

Fixed isel::load of small imm to reg - these are UInts: we don't want sign extension.
Fixed frontend addi DIP

git-svn-id: svn://svn.valgrind.org/vex/trunk@974

Add toUInt.

git-svn-id: svn://svn.valgrind.org/vex/trunk@973

Icc typechecker fixes.

git-svn-id: svn://svn.valgrind.org/vex/trunk@972

Another round of placating icc's typechecker.

git-svn-id: svn://svn.valgrind.org/vex/trunk@971

Simplified front-end IR encoding for some subtracts

git-svn-id: svn://svn.valgrind.org/vex/trunk@970

Alu32::SUB was broken in the backend.
Moved Alu32::SUB to it's own instruction: Sub32
---
PPC32 only implements subf (= sub from), which takes form
subf(ic) regD, regA, regB|immB  => rD = rB|immB - rA
Hence Iop_Sub32 is given an RI as the left arg...
---

git-svn-id: svn://svn.valgrind.org/vex/trunk@969

Even more amd64 floating point bits and pieces.

git-svn-id: svn://svn.valgrind.org/vex/trunk@968

Fix flags define & printout last run translation after all...

git-svn-id: svn://svn.valgrind.org/vex/trunk@967

Fixes to getReg_field, putReg_field

git-svn-id: svn://svn.valgrind.org/vex/trunk@966

Fill in a bunch more amd64 floating point cases.  Some non-trivial
FP programs are beginning to work now.

git-svn-id: svn://svn.valgrind.org/vex/trunk@965

Re-arranged switchback::run_simulator a little, so can print translation of current bb (so if test breaks @ N, we can switchback @ N and N gets printed)

git-svn-id: svn://svn.valgrind.org/vex/trunk@964

Correction to iselCC::IexTmp

git-svn-id: svn://svn.valgrind.org/vex/trunk@963

Added a couple of unhandled isel instrs:
IselStmt::Ist_Tmp::Ity_I1
iselCondCode::Iex_Tmp

git-svn-id: svn://svn.valgrind.org/vex/trunk@962

Fix to guest-ppc32 subfic

git-svn-id: svn://svn.valgrind.org/vex/trunk@961

Fill in a huge number of amd64 floating point cases, and start to
reinstate the old x87 instruction decoder.

git-svn-id: svn://svn.valgrind.org/vex/trunk@960

Fixed a backend shift bug: src/dst were swapped in emitted code.
Also fixed an assembly printf for Set32.

git-svn-id: svn://svn.valgrind.org/vex/trunk@959

Another go at fixing the rotate mask

git-svn-id: svn://svn.valgrind.org/vex/trunk@958

Fixed a rotate bug: IBM bit labelling got me again

git-svn-id: svn://svn.valgrind.org/vex/trunk@957

Some simplifying of guest register access in toIR.c
getReg_masked no longer calls getReg_bit for XER

git-svn-id: svn://svn.valgrind.org/vex/trunk@956

Added front-end code for conditional register logic instrs
Cleaned up the register access interface a little.

git-svn-id: svn://svn.valgrind.org/vex/trunk@955

Just some assembly printout changes

git-svn-id: svn://svn.valgrind.org/vex/trunk@954

Cleaning up the x86 back end: get rid of instruction variants which
the instruction selector will never generate.  I guess this
demonstrates that the majority of operations are sufficiently rare
that it is not worth going to much effort to generate good code for
them.

git-svn-id: svn://svn.valgrind.org/vex/trunk@953

Fix wrong comments (comment-only change)

git-svn-id: svn://svn.valgrind.org/vex/trunk@952

Many amd64 FP cases, including conversion to/from int (tedious stuff).

git-svn-id: svn://svn.valgrind.org/vex/trunk@951

Fix to run_translation: need to save LR on _caller's_ stack, and leave a hole for a callee to do the same on our stack.

git-svn-id: svn://svn.valgrind.org/vex/trunk@950

Added new instruction RdWrLR to read/write link register.
The LR is saved in ISelEnv at the start of every bb
The LR is restored before any Goto.
This is needed because LR is a caller-saved register on PPC32, so helper functions may kill it.
(Could save/restore around each helper call, but not efficient)

git-svn-id: svn://svn.valgrind.org/vex/trunk@949

Coupl'a front-end load / save bugs

git-svn-id: svn://svn.valgrind.org/vex/trunk@948

Make the switchbacker work on ppc32.

git-svn-id: svn://svn.valgrind.org/vex/trunk@947

Better assembly printouts, and added iselCondCode 1:Bit Const

git-svn-id: svn://svn.valgrind.org/vex/trunk@946

Gotcha!

git-svn-id: svn://svn.valgrind.org/vex/trunk@945

just turned off some debug printfs

git-svn-id: svn://svn.valgrind.org/vex/trunk@944

coupl'a small fixes for ppc32

git-svn-id: svn://svn.valgrind.org/vex/trunk@943

Fixes to host_ppc32:
 - correct assembly printouts for goto, load
 - emit_instrn
   - cmp: 7-crfD (f'ing ibm)
   - added mkLoadImm(), mkMoveReg()
   - call: 'target >> 2'
   - call,goto,cmov: fixed conditional jumps
   - goto: return correctly
   - set32: fix src,dst regs for flag rotate

 - isel:
   mk_iMOVds_RRI(): ORi, not ANDi

git-svn-id: svn://svn.valgrind.org/vex/trunk@942

Corrected some mistakes in guest_ppc32
 - getReg(): bad mask
 - incorrect instr decode for addi, addic, addic.
 - compares: set bad compare flags: 8,4
 - andi: 'And', not 'Add' !
 - branches: deal properly with negative offsets/addresses

git-svn-id: svn://svn.valgrind.org/vex/trunk@941

finished off switchback code for ppc32

git-svn-id: svn://svn.valgrind.org/vex/trunk@940

More amd64 SSE/FP bits and pieces.

git-svn-id: svn://svn.valgrind.org/vex/trunk@939

amd64 guest/host floating point square root (easy) and comparisons
(difficult)

git-svn-id: svn://svn.valgrind.org/vex/trunk@938

Make a start on floating point for AMD64 (really part of rev 936 but I
missed it for some reason).

git-svn-id: svn://svn.valgrind.org/vex/trunk@937

Make a start on floating point for AMD64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@936

Add %xmm0 .. %xmm15 to the amd64 guest state.

git-svn-id: svn://svn.valgrind.org/vex/trunk@935

Add to-do note (comment-only change)

git-svn-id: svn://svn.valgrind.org/vex/trunk@934

Folding rule for Shr64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@933

Fix various front-end anomalies found by the amd64 test program.

git-svn-id: svn://svn.valgrind.org/vex/trunk@932

Test a few more bits and pieces.

git-svn-id: svn://svn.valgrind.org/vex/trunk@931

Deal correctly with out-of-range shifts/rotates.

git-svn-id: svn://svn.valgrind.org/vex/trunk@930

Fix many amd64 guest/host cases required to run test/test-amd64.c.

git-svn-id: svn://svn.valgrind.org/vex/trunk@929

This is the same as the test-x86*.[ch] but modified for AMD64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@928

Advance ppc32 to the point where we can hope to start the program.

git-svn-id: svn://svn.valgrind.org/vex/trunk@927

Handle some ppc32 relocation types.

git-svn-id: svn://svn.valgrind.org/vex/trunk@926

correction to branch instr for ppc hack

git-svn-id: svn://svn.valgrind.org/vex/trunk@925

surely it couldn't be still more ppc hacks...

git-svn-id: svn://svn.valgrind.org/vex/trunk@924

Even more ppc32 hacks

git-svn-id: svn://svn.valgrind.org/vex/trunk@923

More ppc hacks

git-svn-id: svn://svn.valgrind.org/vex/trunk@922

ppc32 hacks

git-svn-id: svn://svn.valgrind.org/vex/trunk@921

first ppc32 assembly attempts...

git-svn-id: svn://svn.valgrind.org/vex/trunk@920

Fix enough stuff to get through 'hello world' on amd64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@919

Tidy up the constant folder and add some more rules.

git-svn-id: svn://svn.valgrind.org/vex/trunk@918

Cleaned up a little more
Set Pin_Goto to use GPR3 for the return register (holding next address for dispacher)

git-svn-id: svn://svn.valgrind.org/vex/trunk@917

Fixed silly bug (and->add ahem.)
Fixed up some DIPs
Took out bypasses for floating point and a bad instr.

git-svn-id: svn://svn.valgrind.org/vex/trunk@916

Fixed emit_PPC32Instr::Pin_Goto

All other changes are cleanup only.

git-svn-id: svn://svn.valgrind.org/vex/trunk@915

Emitted Div, fixed mul... that's the lot for return0.orig\!

git-svn-id: svn://svn.valgrind.org/vex/trunk@914

hdefs
-----
Sorted out Mul
 - removed from Alu32
 - replaced with proper Pin_MulL

More instr emitting
 - cmp32, unary32, mulL, cmov, set32, mfence

isel
----
Added a couple of handy funcs:
 - mk_FitRI16, mk_RItoR
Reworked div, mul, mfence

git-svn-id: svn://svn.valgrind.org/vex/trunk@913

More instr emitting:
 - most 'forms' done
 - had a go at Pin_Call, Pin_Goto

Changed CondTest & added invertCondTest()

Fixed Div - only takes reg operands

Fixed iselIntExpr_R_wrk: alu32, div, shft - dtrt with large immediates

git-svn-id: svn://svn.valgrind.org/vex/trunk@912

... and forgetful :-)

git-svn-id: svn://svn.valgrind.org/vex/trunk@911

I admit it, I'm lazy.

git-svn-id: svn://svn.valgrind.org/vex/trunk@910

spacing/comment cleanup only

git-svn-id: svn://svn.valgrind.org/vex/trunk@909

Sorted out the condcode stuff - hopefully correctly...
 - (for Call, Goto, Mux0X)

Gave compares their own instr struct (was in alu32)
Took out Pin_Test32 - no such op for ppc32
 - replaced with Pin_Cmp32

Sorted out shifts
 - shift l|r only take reg args, but sar takes imm (groan)

Done isMove_PPC32Instr()

Some work on instr emitting.
 - Pin_Alu32, Pin_Sh32,...

git-svn-id: svn://svn.valgrind.org/vex/trunk@908

un-break compilation on x86

git-svn-id: svn://svn.valgrind.org/vex/trunk@907

Print stats at exit, and minor changes

git-svn-id: svn://svn.valgrind.org/vex/trunk@906

Make this test a bit more demanding.

git-svn-id: svn://svn.valgrind.org/vex/trunk@905

Fill in enough cases to run switchback/test_bzip2.c on amd64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@904

sigh; on amd64 do not place common symbols high in the address space
as they cannot be referenced in 32-bit relocations.  This is really
a hack needed to run test_bzip2.o on the switchback simulator.

git-svn-id: svn://svn.valgrind.org/vex/trunk@903

Allow the service function to handle free() as well as malloc().

git-svn-id: svn://svn.valgrind.org/vex/trunk@902

A self-contained, hacked version of bzip2 which can run on the
switchback simulator.

git-svn-id: svn://svn.valgrind.org/vex/trunk@901

Fix printf format string.

git-svn-id: svn://svn.valgrind.org/vex/trunk@900

Make it easy to print the symbol table.

git-svn-id: svn://svn.valgrind.org/vex/trunk@899

Fill in many amd64 integer cases.

git-svn-id: svn://svn.valgrind.org/vex/trunk@898

Fold Iop_Sub64.

git-svn-id: svn://svn.valgrind.org/vex/trunk@897

Don't redefine offsetof if it is already defined.

git-svn-id: svn://svn.valgrind.org/vex/trunk@896

minor changes

git-svn-id: svn://svn.valgrind.org/vex/trunk@895

Deal with amd64-specific relocations.

git-svn-id: svn://svn.valgrind.org/vex/trunk@894

Heavily modified emfloat benchmark from bytemark, changed to be
self-contained so that switchback can run it.

git-svn-id: svn://svn.valgrind.org/vex/trunk@893

Resuscitate a linker that knows how to do relocations, so we can
actually run real programs.

git-svn-id: svn://svn.valgrind.org/vex/trunk@892

Add amd64 support.

git-svn-id: svn://svn.valgrind.org/vex/trunk@891

Remove file which shouldn't have been added in the first place.

git-svn-id: svn://svn.valgrind.org/vex/trunk@890

A very simple dynamic translator built on Vex, for the purpose of
debugging Vex using the binary-search-switchback technique

git-svn-id: svn://svn.valgrind.org/vex/trunk@889

cleaned up guest-ppc32 assembly printouts

git-svn-id: svn://svn.valgrind.org/vex/trunk@888

and now emit instrs big-endianly... :-)

git-svn-id: svn://svn.valgrind.org/vex/trunk@887

increased N_HREG_USAGE for host-ppc32

git-svn-id: svn://svn.valgrind.org/vex/trunk@886

Added the first instrs (load,store) to emit_PPC32Instr()

Corrected some assembly printouts

git-svn-id: svn://svn.valgrind.org/vex/trunk@885