]> git.ipfire.org Git - thirdparty/valgrind.git/commitdiff
Remove spurious newlines from messages.
authorTom Hughes <tom@compton.nu>
Fri, 2 Jan 2009 11:03:55 +0000 (11:03 +0000)
committerTom Hughes <tom@compton.nu>
Fri, 2 Jan 2009 11:03:55 +0000 (11:03 +0000)
git-svn-id: svn://svn.valgrind.org/valgrind/trunk@8890

cachegrind/cg-amd64.c
cachegrind/cg-x86.c

index 42dbc558341a3056a870f91c5655b14464c7f8e1..9415875fafb85421dbbe67ad2c9bc405f6bf32e0 100644 (file)
@@ -144,21 +144,21 @@ Int Intel_cache_info(Int level, cache_t* I1c, cache_t* D1c, cache_t* L2c)
       case 0x48:
          /* Real L2 cache configuration is:
             *L2c = (cache_t) { 3072, 12, 64 }; L2_found = True; */
-         VG_(message)(Vg_DebugMsg, "warning: 3Mb L2 cache detected, treating as 2Mb\n");
+         VG_(message)(Vg_DebugMsg, "warning: 3Mb L2 cache detected, treating as 2Mb");
          *L2c = (cache_t) { 2048, 8, 64 }; L2_found = True;
          break;
       case 0x49:
          if ((family == 15) && (model == 6))
              /* On Xeon MP (family F, model 6), this is for L3 */
              VG_(message)(Vg_DebugMsg, 
-                          "warning: L3 cache detected but ignored\n");
+                          "warning: L3 cache detected but ignored");
          else
              *L2c = (cache_t) { 4096, 16, 64 }; L2_found = True;
          break;
       case 0x4e:
          /* Real L2 cache configuration is:
             *L2c = (cache_t) { 6144, 24, 64 }; L2_found = True; */
-         VG_(message)(Vg_DebugMsg, "warning: 6Mb L2 cache detected, treating as 4Mb\n");
+         VG_(message)(Vg_DebugMsg, "warning: 6Mb L2 cache detected, treating as 4Mb");
          *L2c = (cache_t) { 4096, 16, 64 }; L2_found = True;
          break;
 
@@ -304,7 +304,7 @@ Int get_caches_from_CPUID(cache_t* I1c, cache_t* D1c, cache_t* L2c)
    vendor_id[12] = '\0';
 
    if (0 == level) {
-      VG_(message)(Vg_DebugMsg, "CPUID level is 0, early Pentium?\n");
+      VG_(message)(Vg_DebugMsg, "CPUID level is 0, early Pentium?");
       return -1;
    }
 
index 0fe048975b2e29fc8f11a8088a6d20e768636dbb..7480dd570583b6f093058cebf0ac5665320041dc 100644 (file)
@@ -144,21 +144,21 @@ Int Intel_cache_info(Int level, cache_t* I1c, cache_t* D1c, cache_t* L2c)
       case 0x48:
          /* Real L2 cache configuration is:
             *L2c = (cache_t) { 3072, 12, 64 }; L2_found = True; */
-         VG_(message)(Vg_DebugMsg, "warning: 3Mb L2 cache detected, treating as 2Mb\n");
+         VG_(message)(Vg_DebugMsg, "warning: 3Mb L2 cache detected, treating as 2Mb");
          *L2c = (cache_t) { 2048, 8, 64 }; L2_found = True;
          break;
       case 0x49:
          if ((family == 15) && (model == 6))
              /* On Xeon MP (family F, model 6), this is for L3 */
              VG_(message)(Vg_DebugMsg, 
-                          "warning: L3 cache detected but ignored\n");
+                          "warning: L3 cache detected but ignored");
          else
              *L2c = (cache_t) { 4096, 16, 64 }; L2_found = True;
          break;
       case 0x4e:
          /* Real L2 cache configuration is:
             *L2c = (cache_t) { 6144, 24, 64 }; L2_found = True; */
-         VG_(message)(Vg_DebugMsg, "warning: 6Mb L2 cache detected, treating as 4Mb\n");
+         VG_(message)(Vg_DebugMsg, "warning: 6Mb L2 cache detected, treating as 4Mb");
          *L2c = (cache_t) { 4096, 16, 64 }; L2_found = True;
          break;
 
@@ -304,7 +304,7 @@ Int get_caches_from_CPUID(cache_t* I1c, cache_t* D1c, cache_t* L2c)
    vendor_id[12] = '\0';
 
    if (0 == level) {
-      VG_(message)(Vg_DebugMsg, "CPUID level is 0, early Pentium?\n");
+      VG_(message)(Vg_DebugMsg, "CPUID level is 0, early Pentium?");
       return -1;
    }