]> git.ipfire.org Git - thirdparty/gcc.git/commitdiff
Enable tune fuse_move_and_alu for GNR.
authorliuhongt <hongtao.liu@intel.com>
Tue, 10 Sep 2024 07:04:58 +0000 (15:04 +0800)
committerliuhongt <hongtao.liu@intel.com>
Wed, 11 Sep 2024 01:17:06 +0000 (09:17 +0800)
According to Intel Software Optimization Manual[1], the Redwood cove
microarchitecture supports LD+OP and MOV+OP macro fusions.

The patch enables MOV+OP tune for GNR.

[1] https://www.intel.com/content/www/us/en/content-details/814198/intel-64-and-ia-32-architectures-optimization-reference-manual-volume-1.html

gcc/ChangeLog:

* config/i386/x86-tune.def (X86_TUNE_FUSE_MOV_AND_ALU): Enable
for GNR and GNR-D.

gcc/config/i386/x86-tune.def

index d7e2ad7fd250b71a494feb6e3c910b9910276b0e..3d123da95f0c93a9dfa97a7d9cd6d18afa23b3a3 100644 (file)
@@ -153,7 +153,8 @@ DEF_TUNE (X86_TUNE_FUSE_ALU_AND_BRANCH, "fuse_alu_and_branch",
 /* X86_TUNE_FUSE_MOV_AND_ALU: mov and alu in case mov is reg-reg mov
    and the destination is used by alu.  alu must be one of
    ADD, ADC, AND, XOR, OR, SUB, SBB, INC, DEC, NOT, SAL, SHL, SHR, SAR.  */
-DEF_TUNE (X86_TUNE_FUSE_MOV_AND_ALU, "fuse_mov_and_alu", m_ZNVER5)
+DEF_TUNE (X86_TUNE_FUSE_MOV_AND_ALU, "fuse_mov_and_alu",
+        m_ZNVER5 | m_GRANITERAPIDS | m_GRANITERAPIDS_D)
 
 /*****************************************************************************/
 /* Function prologue, epilogue and function calling sequences.               */