]> git.ipfire.org Git - thirdparty/u-boot.git/commitdiff
net: sh_eth: arm: renesas: README: Drop CFG_SH_ETHER_PHY_MODE
authorMarek Vasut <marek.vasut+renesas@mailbox.org>
Mon, 30 Jun 2025 18:51:16 +0000 (20:51 +0200)
committerMarek Vasut <marek.vasut+renesas@mailbox.org>
Thu, 10 Jul 2025 17:26:56 +0000 (19:26 +0200)
Drop CFG_SH_ETHER_PHY_MODE from configuration files, this value
is never used. No functional change intended.

Signed-off-by: Marek Vasut <marek.vasut+renesas@mailbox.org>
include/configs/alt.h
include/configs/condor.h
include/configs/gose.h
include/configs/grpeach.h
include/configs/koelsch.h
include/configs/lager.h
include/configs/porter.h
include/configs/silk.h
include/configs/stout.h
include/configs/v3hsk.h

index 7db01cedb8bc62590dbdb42a254fef91d9463903..dfce0b3f4c8dfaf47a4ec39e8a19c1711530c5aa 100644 (file)
@@ -20,9 +20,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (1024u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index 3be0f99ec4b4a53d2c41ab4e9d79db2ce9c228d2..0fb790f24134d301d5fc14be558a2b320b1d44f4 100644 (file)
@@ -13,9 +13,6 @@
 
 /* Environment compatibility */
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 /* XTAL_CLK : 33.33MHz */
 
index a5537ee30b288474b7850897de4a75ad7bb4605f..abd13df964d48989b621bb05cae0fdf708a4c945 100644 (file)
@@ -19,9 +19,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (1048u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512u * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index 9c47fbf1c905ca7f26529d3b621fba6b91fafc50..1961b4416dd90c2d734b996b4bfea997f4f9a882 100644 (file)
@@ -16,7 +16,4 @@
 #define CFG_SYS_SDRAM_BASE             0x20000000
 #define CFG_SYS_SDRAM_SIZE             (10 * 1024 * 1024)
 
-/* Network interface */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
-
 #endif /* __GRPEACH_H */
index cc6266d4d6c91bb96baa80f899fbd8e5c06efea7..16c9e09a17f63064790e982100983b9e3164a7bc 100644 (file)
@@ -19,9 +19,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (2048u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index f59f44f186246705df748d1cd6975b3b52e51e88..fbdc125d67bc454663c8100d59c846bb5cd6cc4f 100644 (file)
@@ -20,9 +20,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (2048u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index 265a0d775a340261d0bd093c308cfb2dd084aa34..c74ae3a42d9c17be7388b95f4b1fa7d1c655855e 100644 (file)
@@ -21,9 +21,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (2048u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (1024u * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index 459b9b8679739506d539248f586ea888b2bdd30e..bb59e94dc4723e6e3f5d90e84a57018f8b895d3f 100644 (file)
@@ -21,9 +21,6 @@
 #define RCAR_GEN2_SDRAM_SIZE           (1024u * 1024 * 1024)
 #define RCAR_GEN2_UBOOT_SDRAM_SIZE     (512 * 1024 * 1024)
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index d1accb90d9f79ae56cd5a298af5d0ef41df9f061..dbb5c63172d7f31348b5ac5519d3a29d18ea6dda 100644 (file)
@@ -25,9 +25,6 @@
 /* SCIF */
 #define CFG_SCIF_A
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
-
 /* Board Clock */
 
 #define CFG_EXTRA_ENV_SETTINGS \
index c5685b4c6c1485ddc0b472a1a72bfff4510e2a81..83e5998e7ae528ca1198f03aef48b02f20ae8578 100644 (file)
@@ -14,9 +14,6 @@
 
 /* Environment compatibility */
 
-/* SH Ether */
-#define CFG_SH_ETHER_PHY_MODE  PHY_INTERFACE_MODE_RGMII_ID
-
 /* Board Clock */
 /* XTAL_CLK : 33.33MHz */