s390: Add floating point extension facility to hwcaps.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2494

Fix address computation in IR injection. When loading / storing a
128-bit value as 2 64-bit values, the two memory locations are 8 bytes
apart. Always. Everywhere. Due to a thinko this was busted on 32-bit
eachines.
Also add an assert that values requiring more than 128 bit are currently
not supported.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2493

Fix IR injection for ppc32. Need to use mkSzImm not mkU64...

git-svn-id: svn://svn.valgrind.org/vex/trunk@2492

Make debug printout look nicer.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2491

VEX-side support for the V-bit tester.
- recognise the new "special instruction" for all architectures
  (ARM needs implementation work; x86 and ARM are untested)
- inject IR into the superblock
- type definition for the IR injection control block

git-svn-id: svn://svn.valgrind.org/vex/trunk@2490

s390: Add the zEC12 machine model.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2489

s390: Add support for the ecag insn. Patch from Divya Vyas
(divyvyas@linux.vnet.ibm.com) with mods to terminate the super block
with EmFail in case the insn is not available on the host.
Part of fixing bugzilla #275800.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2488

On s390: Terminate the superblock with Ijk_EmFail if an stckf insn
is encountered but not supported on the host.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2487

s390: Add STCKF hardware facility to hwcaps.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2486

On s390: Terminate the superblock with Ijk_EmFail if an stfle insn
is encountered but not supported on the host.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2485

Followup to r2483, purely mechanical. Rename:
VexEmWarn -> VexEmNote
EmWarn_NUMBER -> EmNote_NUMBER
guest_EMWARN -> guest_EMNOTE
LibVEX_EmWarn_string -> LibVEX_EmNote_string
offB_EMWARN -> offB_EMNOTE
EmWarn_NONE -> EmNote_NONE

git-svn-id: svn://svn.valgrind.org/vex/trunk@2484

Rename libvex_emwarn.h to libvex_emnote.h and fix all
#include's. The renaming of guest_EMWARN, VexemWarn etc will
be done in a followup patch.
The rationale for all this is that we want to reuse the existing
machinery for emulation warnings also for emulation failures.
And that calls for some kind of neutral naming scheme.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2483

Comment only change.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2482

Remove now-redundant comment that should have been removed in r2475.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2481

Implement MOVBE in 32 bit mode.  Fixes #304867.  (Ambroz Bizjak,
ambrop7@gmail.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2480

Implement QDADD and QDSUB.  Fixes #305199.  (Mans Rullgard,
mans@mansr.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2479

Fix LZCNT and TZCNT properly.  Fixes #295808.  (Jakub Jelinek,
jakub@redhat.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2478

Re-enable 'prefetch m8' and 'prefetchw m8'.  Fixes #305321.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2477

Iimplement 0F 7F encoding of movq between two registers.  Fixes
#305042.  (Mans Rullgard, mans@mansr.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2476

Handle a reg-reg encoding of MOVAPS.  Fixes #289584.
(Alexander Potapenko, glider@google.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2475

Remove unused IRops Iop_SqrtF64r32 and Iop_CalcFPRF.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2474

Handle Iop_Left16 so And16 / Sub16 work properly with memcheck.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2473

Fix insn selection for Iop_Shr8/16 and Iop_Sar8/16 on s390.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2472

Remove unused IR ops: Iop_I16StoF64, Iop_F32toI16S, and Iop_I16StoF32.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2471

Fix a mnemonic

git-svn-id: svn://svn.valgrind.org/vex/trunk@2470

Fix a mixup. This never caused a problem because both fields have
the same offset in the enclosing struct.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2469

VEX part Implement --vex-iropt-register-updates=sp-at-mem-access

git-svn-id: svn://svn.valgrind.org/vex/trunk@2468

Support Ijk_TInval style exits on ARM, so that --smc-check= works on
ARM.  (Not that it's actually necessary, but still ..)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2465

fix the put optimization. It is ok to have F-types in the CC_*
registers, dont assert, just use the slow path.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2464

Update copyright notices for s390

git-svn-id: svn://svn.valgrind.org/vex/trunk@2463

The arguments in a helper call need to be sign/zero-extended
to 64 bit. Fix helper calls accordingly. And because I keep forgetting
this, add checking machinery in the insn selector so it won't happen again.
Diagnosed by Christian Borntraeger.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2462

Add support for the cu41 insn. This completes the unicode conversion
insns and fixes #289839.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2461

Update copyright dates to include 2012.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2460

Support the cu14 insn. That insn is very much like cu12 except the
converted value is always 4 byte wide. The only other difference is
the encoding of a 4-byte UTF-8 character.
Some code refactoring does the trick.
Part of fixing #289839.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2459

Fix a bug in insn selection. For some reason Iop_1UtoXYZ did no
zero-extension. That is essential, as not all computation is donw
using 8-byte values.
For example
- do a 64-bit computation in r1; assume leftmost 4 bytes != 0
- do a 32-bit computation in r1; leftmost 4 bytes are untouched != 0
- do 32to1 on r1; rightmost 4 bytes == 1; leftmost 4 bytes != 0
- do 1Uto64 on r1
Without zero-extension r1 will contain a value that is not boolean

git-svn-id: svn://svn.valgrind.org/vex/trunk@2458

Add IR debugging aid.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2457

Support cu12 insn. Part of fixing #289839.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2456

Fix a bug in insn selection. Though shalt not modify the
register returned by s390_isel_XYZ_expr...

git-svn-id: svn://svn.valgrind.org/vex/trunk@2455

VEX part (remove --vex-iropt-precise-memory-exns, add --vex-iropt-register-updates)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2454

Implement VCVT.F32.{S,U}32 S[d], S[d], #frac_bits.  Fixes #287175.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2453

Add support for the CU42 insn. Part of fixing bugzilla #289839.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2452

Non-functional change. Fix some overly long lines and such..

git-svn-id: svn://svn.valgrind.org/vex/trunk@2451

Upon decode failure set the guest_IA to the address of the insn that
could not be decoded (current insn). Otherwise, a wrong address will be
reported in the complaint.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2450

Clean up IR construction for insns that do not have straight-line
internal control flow. Introduce a few new convenience functions: iterate,
iterate_if, next_insn_if that are now used to build IR for insns with implicit
loops. These functions behave like if_condition_goto, except they do
not terminate the super block and do not call put_IA(next insn). Previously,
the guest_IA was assigned possibly several times for such insn. Now we do
it exactly once as it should be. This improves complaints for cu21 which was
the motivation behind this patch.
As a side effect insns with an implicit loop no longer terminate the super
block. All calls to dummy_put_IA have been eliminated.
No changes in runtime performance were observed.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2449

Change IR generation for MVCLE to not generate cc=3. This should have been
included in r2446, but was not obvious to spot.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2448

Fix bug 303963.

Emulation of PCMPxSTRx mode 0x0C was wrong
for searching an empty needle in an empty haystack.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2447

Change IR generation for SRST, CLST, and CLCLE to not generate cc=3.
Two reasons:
(1) Consistency in implementation (we don't generate cc=3 for "translate",
   "convert to unicode" and possibly other insns)
(2) There is nothing to be gained. A program that does not handle cc=3
    correctly (by looping back to the insn that generated it) may exhibit
    unpredictable behaviours. And there is no way for us to match that (as
    we cannot know when hardware decides to interrupt the insn). So why
    add complexity for that.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2446

Use always_goto_and_chase for consistency with other "translate" insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2445

Back out special handling for opcode 00 (VEX r2189).
This was added based on the following analysis at the time:
(1) during decoding a sequence of insns we run into a 00 opcode (as that
    opcode is sometimes used on purpose to force an abort)
(2) #1 only happens when chasing through unconditional gotos
(3) the path that was decoded in #1 would not be executed because an earlier
    side exit in the super block was taken

But chasing through an unconditional branch should not reach an insn that is
not reached at execution time, because
(a) conditional gotos are supposed to terminate a superblock
(b) side exits that appear in the IR of complex insns will transfer control
    to the very same address (for insns that have implicit loops) and/or to
    the address that immediately follows the current insn (fall through)

Therefore, the special handling of opcode 00 was just fighting the
symptom but not the cause.
Most likely a super block was not correctly terminated.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2444

Change logic in computed gotos to use if_condition_goto_computed
instead of if_not_condition_goto_computed. Hide the implementation
detail of inverting the condition in if_condition_goto_computed and
fix the call sites. This is clearer as it better matches the semantic
description in the POP.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2443

Add support for the CU24 insn (s390x). Part of fixing #289839.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2442

Add support for the CU21 instruction (s390x).

git-svn-id: svn://svn.valgrind.org/vex/trunk@2441

Handle Iop_32to1 in the amd64 insn selector.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2440

Fix disassembly for insns using the RRF_M0RERE format.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2439

eqIRConst: handle Ico_V256.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2438

Add more debug print information for the instructions for MIPS.

Extend debug info output for the guest instructions. Useful for debugging.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2437

Fix incorrect instruction decoding for MOVBE.  Followup fix for r2435.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2436

Implement MOVBE.  Fixes #302287.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2435

Move helper functions to guest_s390_helpers.c for consistency with
other frontends.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2434

Handle UD2 a bit better.  This change causes Vex to decode UD2 like
any other instruction -- so it doesn't complain -- but Valgrind still
complains when synthesising the SIGILL for the guest.  Marginally less
confusing than it was before.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2433

Get rid of gcc warnings about uninitialised variables in the arm front end.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2432

Implement VCMPNGESS (and other laneages: SD, PD, PS).  Fixes #302578.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2431

Increase max allowed pre-allocation (vreg-ised) block size from 10000
to 15000.  In very extreme circumstances the JIT pipeline can create
huge blocks.  Fixes #303250, at least for the time being.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2430

ppc front end: fnmadd, fnmsub, fnmadds, fnmsubs: don't negate the
result when it is a NaN.  Fixes #302370.  (Carl Love, carll@us.ibm.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2429

Use vpanic, not vassert, you silly.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2428

Use a proper type for sign_mask.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2427

Remove redundant break statements.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2426

Implement (T1) SMMUL{R}.  Fixes #300140.  (Evgeniy Stepanov,
eugeni.stepanov@gmail.com) w/ fixes.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2425

ARM: Implement QADD and QSUB.  Fixes #286917.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2424

Add Iop_CmpEQ16x8 to the set of known dependency-breakers.  Fixes #290006.
(Alexey Samsonov, samsonov@google.com)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2423

Comment/formatting only change, to clarify semantics w.r.t.
relationship between guards and return temporaries from dirty helper
calls.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2422

fix 303116  Add support for the POWER instruction popcntb (VEX part)
patch from carll@us.ibm.com

git-svn-id: svn://svn.valgrind.org/vex/trunk@2421

Make the IR sanity checker complain about dirty helpers that return
a value and are executed under a condition. That case is not handled
properly and will cause asserts down the road. As pointed out by Julian.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2420

* add folding rules for CmpNE32(x,x) and CmpEQ32(x,x),
  apparently popular on ARM

* make the printer-outer of missed opportunities be controllable
  by --vex-iropt-verbosity=, and make it not cause sameIRExprs
  to assert

(Should be 2 separate commits really)

git-svn-id: svn://svn.valgrind.org/vex/trunk@2419

Fold some long lines (formatting-only change).

git-svn-id: svn://svn.valgrind.org/vex/trunk@2418

Add folding rules for
CmpEQ32x4 V256to64_0 V256to64_1 V256to64_2 V256to64_3

git-svn-id: svn://svn.valgrind.org/vex/trunk@2417

Add a new IRConst kind -- V256 -- containing an abbreviated vector
immediate with 1 bit per byte, in the style of V128.  This is so we
can actually write constants of type V256, which is necessary for some
Memcheck instrumentation of 256 bit primops.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2416

Add some constant folding rules for V128 and V256 types.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2415

Comment-only change re findSSECmpOp.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2414

Enable AVX by default, on processors that support it.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2413

Add IR ops Iop_CmpNEZ32x8 and Iop_CmpNEZ64x4, needed for Memcheck
instrumentation of 256 bit vector arithmetic.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2412

Handle a couple more AVX floating point comparison cases.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2411

More AVX insns:

VAESIMC xmm2/m128, xmm1 = VEX.128.66.0F38.WIG DB /r
VAESENC xmm3/m128, xmm2, xmm1 = VEX.128.66.0F38.WIG DC /r
VAESENCLAST xmm3/m128, xmm2, xmm1 = VEX.128.66.0F38.WIG DD /r
VAESDEC xmm3/m128, xmm2, xmm1 = VEX.128.66.0F38.WIG DE /r
VAESDECLAST xmm3/m128, xmm2, xmm1 = VEX.128.66.0F38.WIG DF /r
VPCLMULQDQ imm8, xmm3/m128,xmm2,xmm1
VAESKEYGENASSIST imm8, xmm2/m128, xmm1 = VEX.128.66.0F3A.WIG DF /r

(Jakub Jelinek, jakub@redhat.com), #273475 comments 138 and 139.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2410

More AVX insns:

VMOVDDUP ymm2/m256, ymm1 = VEX.256.F2.0F.WIG /12 r
VMOVLPS m64, xmm1, xmm2 = VEX.NDS.128.0F.WIG 12 /r
VMOVLPS xmm1, m64 = VEX.128.0F.WIG 13 /r
VRCPSS xmm3/m64(E), xmm2(V), xmm1(G) = VEX.NDS.LIG.F3.0F.WIG 53 /r
VRCPPS xmm2/m128(E), xmm1(G) = VEX.NDS.128.0F.WIG 53 /r
VRCPPS ymm2/m256(E), ymm1(G) = VEX.NDS.256.0F.WIG 53 /r
VPSADBW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG F6 /r
VPSIGNB xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 08 /r
VPSIGNW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 09 /r
VPSIGND xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 0A /r
VPMULHRSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 0B /r
VBROADCASTF128 m128, ymm1 = VEX.256.66.0F38.WIG 1A /r
VPEXTRW = VEX.128.66.0F3A.W0 15 /r ib

(Jakub Jelinek, jakub@redhat.com), #273475 comment 137.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2409

More AVX insns:

VPACKSSWB r/m, rV, r ::: r = QNarrowBin16Sto8Sx16(rV, r/m)
VPAVGB xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E0 /r
VPAVGW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E3 /r
VPADDSB xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG EC /r
VPADDSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG ED /r
VPHADDW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 01 /r
VPHADDD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 02 /r
VPHADDSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 03 /r
VPMADDUBSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 04 /r
VPHSUBW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 05 /r
VPHSUBD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 06 /r
VPHSUBSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 07 /r
VPABSB xmm2/m128, xmm1 = VEX.128.66.0F38.WIG 1C /r
VPABSW xmm2/m128, xmm1 = VEX.128.66.0F38.WIG 1D /r
VPMOVSXBQ xmm2/m16, xmm1 = VEX.128.66.0F38.WIG 22 /r
VPMOVSXWQ xmm2/m32, xmm1 = VEX.128.66.0F38.WIG 24 /r
VPACKUSDW = VEX.NDS.128.66.0F38.WIG 2B /r
VPMOVZXBQ = VEX.128.66.0F38.WIG 32 /r
VPMOVZXWQ xmm2/m32, xmm1 = VEX.128.66.0F38.WIG 34 /r
VPMOVZXDQ xmm2/m64, xmm1 = VEX.128.66.0F38.WIG 35 /r
VMPSADBW = VEX.NDS.128.66.0F3A.WIG 42 /r ib

(Jakub Jelinek, jakub@redhat.com), #273475 comment 136.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2408

Even more AVX isns:

VMOVHPS m64, xmm1, xmm2 = VEX.NDS.128.0F.WIG 16 /r
VMOVHPS xmm1, m64 = VEX.128.0F.WIG 17 /r
VMOVNTPD xmm1, m128 = VEX.128.66.0F.WIG 2B /r
VMOVNTPS xmm1, m128 = VEX.128.0F.WIG 2B /r
VMOVNTPD ymm1, m256 = VEX.256.66.0F.WIG 2B /r
VMOVNTPS ymm1, m256 = VEX.256.0F.WIG 2B /r
VMOVMSKPD xmm2, r32 = VEX.128.66.0F.WIG 50 /r
VMOVMSKPD ymm2, r32 = VEX.256.66.0F.WIG 50 /r
VMOVMSKPS xmm2, r32 = VEX.128.0F.WIG 50 /r
VMOVMSKPS ymm2, r32 = VEX.256.0F.WIG 50 /r
VMINPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.0F.WIG 5D /r
VMINPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG 5D /r
VMINPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F.WIG 5D /r
VMAXPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.0F.WIG 5F /r
VMAXPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG 5F /r
VMAXPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F.WIG 5F /r
VMOVNTDQ ymm1, m256 = VEX.256.66.0F.WIG E7 /r
VMASKMOVDQU xmm2, xmm1 = VEX.128.66.0F.WIG F7 /r
VMOVNTDQA m128, xmm1 = VEX.128.66.0F38.WIG 2A /r

(Jakub Jelinek, jakub@redhat.com), #273475 comment 135.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2407

Even more AVX insns:

VCVTSD2SI xmm1/m32, r32 = VEX.LIG.F2.0F.W0 2D /r
VCVTSD2SI xmm1/m64, r64 = VEX.LIG.F2.0F.W1 2D /r
VCVTSS2SI xmm1/m32, r32 = VEX.LIG.F3.0F.W0 2D /r
VCVTSS2SI xmm1/m64, r64 = VEX.LIG.F3.0F.W1 2D /r
VHADDPS xmm3/m128, xmm2, xmm1 = VEX.NDS.128.F2.0F.WIG 7C /r
VHSUBPS xmm3/m128, xmm2, xmm1 = VEX.NDS.128.F2.0F.WIG 7D /r
VHADDPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.F2.0F.WIG 7C /r
VHSUBPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.F2.0F.WIG 7D /r
VHADDPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG 7C /r
VHSUBPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG 7D /r
VHADDPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F.WIG 7C /r
VHSUBPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F.WIG 7D /r
VLDDQU m256, ymm1 = VEX.256.F2.0F.WIG F0 /r
VLDDQU m128, xmm1 = VEX.128.F2.0F.WIG F0 /r
VEXTRACTPS imm8, xmm1, r32/m32 = VEX.128.66.0F3A.WIG 17 /r ib
VDPPS imm8, xmm3/m128,xmm2,xmm1 = VEX.NDS.128.66.0F3A.WIG 40 /r ib
VDPPS imm8, ymm3/m128,ymm2,ymm1 = VEX.NDS.128.66.0F3A.WIG 40 /r ib

(Jakub Jelinek, jakub@redhat.com), #273475 comment 134.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2406

VCMPPD and VCMPPS incremental fix

(Jakub Jelinek, jakub@redhat.com), #273475 comment 133.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2405

Implement more AVX insns:

VPCMPGTB = VEX.NDS.128.66.0F.WIG 64 /r
VPCMPGTW = VEX.NDS.128.66.0F.WIG 65 /r
VCMPPD ymm3/m256(E=argL), ymm2(V=argR), ymm1(G)
VCMPPS xmm3/m128(E=argL), xmm2(V=argR), xmm1(G)
VCMPPS ymm3/m256(E=argL), ymm2(V=argR), ymm1(G)
VADDSUBPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG D0 /r
VADDSUBPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F.WIG D0 /r
VADDSUBPS xmm3/m128, xmm2, xmm1 = VEX.NDS.128.F2.0F.WIG D0 /r
VADDSUBPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.F2.0F.WIG D0 /r
VPMADDWD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG F5 /r
VPMULDQ xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.WIG 28 /r

(Jakub Jelinek, jakub@redhat.com), #273475 comment 132.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2404

VROUND{PS,PD}: fix incorrect comments.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2403

Fix for incorrectly passed params to IRExpr_Mux0X in MIPS port.

Input params to IRExpr_Mux0X have swapped positions in a few places inside
disInstr_MIPS_WRK(). This patch fixes none/tests/mips32/MoveIns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2402

Implement (inexplicably missing) UHADD16.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2401

Add support for

VPSUBSB xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E8 /r
VPSUBSW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E9 /r
VROUNDPS imm8, xmm3/m128, xmm2, xmm1
VROUNDPS imm8, ymm3/m256, ymm2, ymm1
VROUNDPD imm8, xmm3/m128, xmm2, xmm1
VROUNDPD imm8, ymm3/m256, ymm2, ymm1
VROUNDSS imm8, xmm3/m32, xmm2, xmm1
VROUNDSD imm8, xmm3/m64, xmm2, xmm1

(Jakub Jelinek, jakub@redhat.com), #273475 comment 130.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2400

Add support for

VPSRLW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG D1 /r
VPSRLD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG D2 /r
VPSRLQ xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG D3 /r
VPSRAW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E1 /r
VPSRAD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG E2 /r
VPSLLW xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG F1 /r
VPSLLD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG F2 /r
VPSLLQ xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F.WIG F3 /r
VBLENDVPS xmmG, xmmE/memE, xmmV, xmmIS4
VBLENDVPS ymmG, ymmE/memE, ymmV, ymmIS4
VBLENDVPD xmmG, xmmE/memE, xmmV, xmmIS4
VBLENDVPD ymmG, ymmE/memE, ymmV, ymmIS4

(Jakub Jelinek, jakub@redhat.com), #273475 comment 129.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2399

Add support for

VTESTPS xmm2/m128, xmm1 = VEX.128.66.0F38.WIG 0E /r
VTESTPS ymm2/m256, ymm1 = VEX.256.66.0F38.WIG 0E /r
VTESTPD xmm2/m128, xmm1 = VEX.128.66.0F38.WIG 0F /r
VTESTPD ymm2/m256, ymm1 = VEX.256.66.0F38.WIG 0F /r
VPTEST xmm2/m128, xmm1 = VEX.128.66.0F38.WIG 17 /r
VPTEST ymm2/m256, ymm1 = VEX.256.66.0F38.WIG 17 /r

(Jakub Jelinek, jakub@redhat.com), #273475 comment 127.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2398

Fix incorrect implementation of VPERMILP{S,D} variable form.
(Jakub Jelinek, jakub@redhat.com), #273475 comment 128.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2397

Moving Iop_F64toI32S to correct (binary ops) place in iselWordExpr_R_wrk.

In a previous commit (r2393), a break has been misplaced and caused two issues,
and that revelead that Iop_F64toI32S was in the wrong (unary op) case.
This fixes none/tests/mips32/round and memcheck/tests/vcpu_fnfns for MIPS.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2396

Implement

VPERMILPS xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.W0 0C /r
VPERMILPS ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F38.W0 0C /r
VPERMILPD xmm3/m128, xmm2, xmm1 = VEX.NDS.128.66.0F38.W0 0D /r
VPERMILPD ymm3/m256, ymm2, ymm1 = VEX.NDS.256.66.0F38.W0 0D /r

git-svn-id: svn://svn.valgrind.org/vex/trunk@2395

Add support for

VMOVSLDUP xmm2/m128, xmm1 = VEX.NDS.128.F3.0F.WIG 12 /r
VMOVSLDUP ymm2/m256, ymm1 = VEX.NDS.256.F3.0F.WIG 12 /r
VMOVSHDUP xmm2/m128, xmm1 = VEX.NDS.128.F3.0F.WIG 16 /r
VMOVSHDUP ymm2/m256, ymm1 = VEX.NDS.256.F3.0F.WIG 16 /r

VMOVSS xmm3, xmm2, xmm1 = VEX.LIG.F3.0F.WIG 10 /r
VMOVSS xmm3, xmm2, xmm1 = VEX.LIG.F3.0F.WIG 11 /r

VPSLLW imm8, xmm2, xmm1 = VEX.NDD.128.66.0F.WIG 71 /6 ib
VPSRAD imm8, xmm2, xmm1 = VEX.NDD.128.66.0F.WIG 72 /4 ib

(Jakub Jelinek, jakub@redhat.com), #273475 comments 121, 122, 124

git-svn-id: svn://svn.valgrind.org/vex/trunk@2394

Add some missing breaks as spotted by BEAM.

git-svn-id: svn://svn.valgrind.org/vex/trunk@2393