dm: spi: Add support for all targets which requires MANUAL_RELOC

It is follow up patch based on
"dm: Add support for all targets which requires MANUAL_RELOC"
(sha1: 484fdf5ba058b07be5ca82763aa2b72063540ef3)
to update function pointers for DM.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Fix tca6416 i2c device description

Chip 0x20 was exchange by 0x21. Fix this and move it to appropriate
location based on i2c address. And extend description for 0x21.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Enable can1 for ZCU102

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add the second uart to ZCU102

Add second uart to ZCU102.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Enable DP for DC1

Enable DP for DC1.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Use separate clk description for boards

Simplify clk description by moving it to separate file.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Extract clock information from generic DTSI

Clock setting is platform specific.
Move it specific file which targets ep108 only.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Move xlnx_dpdma node

Sort nodes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Move dp_sub node

Sort nodes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Move dp_snd_codec0

Sort nodes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Move dp_snd_card node

Sort nodes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Sort DP nodes - move xilinx_drm

Move xilinx_drm to the right position and add xilinx_drm label.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: update the nand node with clock and chip select info

Added clock specification.
Added chip select information.
It is possible that the nand flash device(s) size can be > 4GB. So,
Increased
the address cycles property value to 2.
Since DC2 hw contains two flash devices and each flash size is 4GB,
modified the
partition table to accommodate the second flash and also added
partitions to
cover the whole flash size.

Signed-off-by: Punnaiah Choudary Kalluri <punnaia@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Fix i2c devices for DC2

Cleanup i2c bus descriptions with devices based on SPEC.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Update the spi1 node as per the DC2 spec

Updated the spi1 node with the flash details that is available
on DC2 card.

Currently the frequency is limited the freq to 20Mhz and this can
be increased later.

Signed-off-by: Punnaiah Choudary Kalluri <punnaia@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Update the ethernet phy mdio address

Updated the ethernet phy mdio address.

Signed-off-by: Punnaiah Choudary Kalluri <punnaia@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Do not enable gpu for DC2

DC2 has no Display port that's why make no sense to enable GPU.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Sync header with Linux for DC1/DC2

Just sync comment with Linux kernel.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Enable GPU by default

Enable GPU by default as was done in Linux.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Remove temporary comments from dtses

DTS comment cleanup.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Keep gpio node alphabetically sorted

No functional change.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Remove comment about gpu name

Keep gpu name for now.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Remove psci origin description

psci-0.2 is fully working for Linux. There was problem in past because
on XEN. Hopefully this is fixed already.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: List all i2c muxes as separate buses for ZCU102

Simplify work with I2C muxes by definitely i2c bus topology.
Here is example of it:
ZynqMP> i2c bus
Bus 0: zynq_0
Bus 1: zynq_0->PCA9544A@0x75:0
Bus 2: zynq_0->PCA9544A@0x75:1
Bus 3: zynq_0->PCA9544A@0x75:2
Bus 4: zynq_1
Bus 5: zynq_1->PCA9548@0x74:0
Bus 6: zynq_1->PCA9548@0x74:1
Bus 7: zynq_1->PCA9548@0x74:2
Bus 8: zynq_1->PCA9548@0x74:3
Bus 9: zynq_1->PCA9548@0x74:4
Bus 10: zynq_1->PCA9548@0x75:0
Bus 11: zynq_1->PCA9548@0x75:1
Bus 12: zynq_1->PCA9548@0x75:2
Bus 13: zynq_1->PCA9548@0x75:3
Bus 14: zynq_1->PCA9548@0x75:4
Bus 15: zynq_1->PCA9548@0x75:5
Bus 16: zynq_1->PCA9548@0x75:6
Bus 17: zynq_1->PCA9548@0x75:7

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add i2c bus description

Add description of i2c bus based on schematics. Some parts are still
unclear and needs to be checked. PMBUS included.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

i2c: Instantiate I2C controllers when selected

Do not enable both I2C controllers by default. Enable them only when
they are selected.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add new boards to maintainer file

Keep buildman happy.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add missing NR_DRAM_BANKS for mini configuration

This should be the part of patch:
"zynqmp: Setup correct memory size for ep108"
(sha1: 19912a76ab43d2759cd0571842c0868fb5585e13)

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Use correct eth phy address on zcu102

Phy address is 21 (0x15).

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: ZCU102 has only one SD interface

Remove additional SD interface.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynq: qspi: Add support for Macronix QSPI parts

Added support for Macronix QSPI parts in Zynq
Tested the Macronix QSPI parts MX25L256 and
MX25L512 in single, dual prallel and dual stacked
modes.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

common: mii: Do not allow to exceed max phy limit

Phy can have addresses 0-31. Check this boundary to ensure that user
can't call commands on phy address 32 and more.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Enable eth phy detection

Phy detection is working fine. ZCU102 has phy at address 21(0x15).

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Use uart instead of DCC

Use uart as default serial interface instead of jtag debug port.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: phy: Fix macros coding style in DP83867

No functional changes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add support for zcu102

It is very similar to zc1751 with DC1 but there are two i2c connected.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Enable advance memory test by default

Temp space in at the beggining of OCM.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Remove additional defconfig

They are not needed now.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Enable TI PHYs

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: phy: Add support for Texas Instruments DP83867

Code is taken from Linux kernel driver.

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

Revert "net: phy: Add support for NatSemi DP83867"

This reverts commit bba49814a3280f7385adc37bcb89550ba966f8cf.

National Semiconductors became part of TI that's why add new phy to TI
specific file instead.

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Add support for different PHY interface types

MII is setup by default for all cases. The most of boards are using
RGMII but PHY drivers are not doing any specific setting that's why MII
setting was working file. With TI DP83867 is necessary to setup
paramaters based on interface type.

Use one setting per board for it which is something what will be removed
when driver is moved to DM.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Add debug message to phyread/phywrite

Add debug messages to phyread/write to help with PHY debug.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Differentiate EMMC boot mode

Show also EMMC bootmode if selected. There is difference compare to SD
bootmode. Use the same bootcommand till better boot command is created.

Reported-by: Sai Pavan Boddu <saipava@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: dc2: Remove SATA configuration

DC2 has no SATA on it. Remove it.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Add command for SD root on second card

For DC1 configuration.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Disable secondary queues

Zynq has no priority queues.
ZynqMP requires this change to get network working.
This patch was not needed on ep108 for uknown reason even it should be
used.
Tested on Zynq and ZynqMP.

Signed-off-by: Edgar E. Iglesias <edgar.iglesias@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Fix clearing statistic

Previous loop was completely bogus. Iterration should go just over
statistic counters.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Extend register description with offsets

Extend comments with register offset to help with debuggging.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynq: sdhci: Define max clock by macro

zc1571 with silicon can operate on 200MHz maximum frequency. Setup this
frequency by default and fix setting for ep108.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Show information about bootmode

Showing information about bootmode is very useful to make sure
that correct bootmode is selected.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Setup correct memory size for ep108

Move memory configuration to board configuration file to ensure memory
setup for every particular board.
Support 2GB ram for dc1 and dc2. Patch for extending it to 4GB will be
added when it is properly tested.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

Revert "zynqmp: Use 2GB of memory"

This reverts commit 8db3532d0576c1bf3373fb0a6b8ce013c602b983.

This patch breaks support for ep108 where only 1GB is available.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Add support for SD1 boot mode

SD1 boot mode is using different bootmode values.
Add support for this mode used on DC1.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: dc1: Add support for SD card

mmc0 is emmc, mmc1 is SD card. For switching between IPs please use mmc
dev command.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

sf: Add support for device SST26WF016B

This patch adds support for Microchip part
SST26WF016B. This device needs unlock
block protection command to be sent for
all the erase and write ops to be successful.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: phy: Add support for NatSemi DP83867

This is temporary version to get dc1 up and running without breaking
different boards.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Use jtagboot instead of netboot

Use verified image.ub instead of Image.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Remove SDHCI0 enabling for all zynqmp boards

Just follow particular card setting.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: dc2: There is no SD on this card

Broken configuration.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Use 2GB of memory

There is 4GB on board but this needs to be rework to get it work in
u-boot. Use maximum memory size without any intensive work.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Enable CTRL+C in wait_for_bit

Enable to break waiting loop at any time.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Include GbE speed/duplex detection

Get right speed/duplex via mii info.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Enable TI phys for target

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: dc2: Enable nand by default

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Dont use shortcut for setenv

Dont use shortcut command for setenv as
it wont work now due introduction of new
command setexpr.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Define new command usbhostboot

Define new command usb hostboot to boot kernel
from a usb device connected.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Fix bootargs for cadence serial

Bug introduced by:
"zynqmp: Add support for earlycon for DCC port"
(sha1: bffd25e40d88ce4d404c414b2e2bcfeefda818b0)

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Add support for earlycon for DCC port

Setup early console based on serial console driver selection.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Change MDC setup for arm64

MDC setting depends on pclk input clocks which varies across SoC. This
driver is used by xilinx zynq and zynqmp SOC.
Origin 224 divider is coming from RTL3.1 setting. The latest RTL doesn't
require this setting on EP108.
Input clock frequence on silicon is 125MHz where divider 64 put
frequency below 2.5MHz requires by spec (125/64=1.95).

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Fix MDC setting for zynq

Based on spec:
"MDC must not exceed 2.5 MHz (MDC is only active during MDIO read and
write operations)"
Zynq is running on 111MHz. Current setting is 32 which is 111/32=3.47
which is above of 2.5MHz.
Using 48 divider will give us correct setting according spec
(111/48=2.31).

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Fix mdc clock division setting for 100Mbit/s

Using set and clear macro is incorrect because it is not overwritting
origin mdc clock division setup.
For example origin setup is 8(0b001) and new setup is 64(0b100) which
means 0b101 is setup which is 96 divider.
Using writel to rewrite all setting like for 1000Mbit/s case.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Remove unused MDCCLKDIV2 macro

Driver cleanup.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq: Add missing const to wait_for_bit()

Remove compilation warning:
../drivers/net/zynq_gem.c:407:19: note: expected 'char *' but argument
is of type 'const char *'
../drivers/net/zynq_gem.c:476:8: warning: passing argument 1 of
'wait_for_bit' discards 'const' qualifier from pointer target type
[enabled by default]

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Modify the autoboot commands

Modify the QSPI, NAND and DFU commands to use
latest kernel offsets and sizes as per modified
partitions in the linux device tree.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Extend cache handling

- Add cache on/off functions to Kconfig. ARC has already done it and this
  should be the same for all platforms.
- Disable caches for noatf dc1/dc2 configurations
- Enable CMD_CACHE

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Remove incorrect command

The bug was introduced by:
"zynqmp: usb: Add usb dwc3 driver support for zynqmp"
(sha1: 2d5bc2183fa6484e8411ffa8edf1a33c63cb54b6)
with incorrect conflict resolution.

Remove this additional line.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Add sdroot user command

For easier sdroot setup via U-Boot.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Add nfsroot user command

For easier nfsroot setup via U-Boot.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Add support for zc1751 board with dc1/dc2 cards

Zynq GEM PHY is setup to -1 to ensure PHY autodetection and then proper
address will be setup.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Use the latest DTSI

Add missing IPs to the current DTSI.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM: zynqmp: Remove CONFIG_SPI_FLASH from config

This parameter is setup via menuconfig.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Add initial support for the first silicon

Add basic configuration for the first silicon.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Allow overwrite identification string

Keep default option there but allow overwrite it.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: Use correct zynqmp dependency

ARCH_ZYNQMP is used instead of TARGET_XILINX_ZYNQMP.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

xilinx: Remove all ancient code

- Remove PPC code from the tree
- Revert LL_Temac driver and use mainline one

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Add nosmp variable to simplify NOSMP system run

Just helper variable for easier work with NOSMP system.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Remove incorrect link to common config file

Link to zynqmp common file is incorrect. Fix it by removing the whole
link because it is visible from the file where to look at it.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Add dummy packet to fix packet duplication issue

Target is duplicating packets. IP prefetches another BD and process it
when the first one is sent. Adding one dummy BD to the chain fix the
problem with packet duplication.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Wait till packet is sent

Wait till BD is process to ensure that packet was sent successfully.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Do not report TX underrun

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Setup BD when structures are filled

Fix incorrect sequence in BD handling.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Allocate BD_SPACE in connection to RX_BUF

BD_SEPRN_SPACE should not have hard coded value and it will be
calculated based on the number of buffer descriptors that we
would like to use.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: Return -EINTR when ctrl+c is pressed

Current behavior is that if CTRL+C is pressed command returns 0 that was
successful which is not correct behavior.
The easiest test case is "tftpboot 80000 uImage && echo yes"
and press CTRL+C. Then the second command is called which is incorrect.

Error log:
zynq-uboot> tftpb 80000 uImage && echo yes
Gem.e000b000:7 is connected to Gem.e000b000.  Reconnecting to
Gem.e000b000
Gem.e000b000 Waiting for PHY auto negotiation to complete....... done
Using Gem.e000b000 device
TFTP from server 192.168.0.102; our IP address is 192.168.0.101
Filename 'uImage'.
Load address: 0x80000
Loading: ################
Abort
yes
zynq-uboot>

This patch adds -EINTR return value when CTRL+C is pressed.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>
Reviewed-by: Tom Rini <trini@konsulko.com>
Acked-by: Joe Hershberger <joe.hershberger@ni.com>

zynq: Remove -mfpu=neon from config.mk

-mfpu=neon is added directly to Makefile.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

qspi: zynqmp: Add 4byte addressing support for ZynqMP

Enable 4 byte addressing support for zynqMP by informing
the sf framework with 4 byte support.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: sf: Add 4byte addressing support

Add 4 byte addressing support in sf framework
for the devices of size greater thab 16M and
for the controllers which are capable of 4 byte
addressing.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

sf: Turn SPI flash chip into 3-Byte address mode

For more than 16MiB SPI flash chips, there are 3-Byte and 4-Byte address
mode, and only the 3-Byte address mode is supported in U-Boot so far.
So, reset the SPI flash to 3-Byte address mode in probe to ensure the SPI
flash work correctly, because it may has been set to 4-Byte address mode
after warm boot.

Signed-off-by: Hou Zhiqiang <B48286@freescale.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynq-common: Fix redefinition error with configs CMD_SF and CMD_SPI

Define CMD_SF and CMD_SPI configs incase of either
the ZYNQ_SPI or ZYNQ_QSPI or both. This is to avoid
the redefinition error if both ZYNQ_SPI and ZYNQ_QSPI
are enabled.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynq: Enable SPI for XM010 board

Enable SPI for XM010 board as it is now possible
to have both SPI and QSPI together since we moved
to OF_CONTROL

Probe the qspi using "sf probe"
Probe the spi using "sf probe 1:1"

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>