Xilinx: ARM: Update NAND driver to match nand_scan_ident()

nand_scan_ident() has been updated to match Linux...
Remove special case.

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Only build the NAND controller driver if NAND is enabled

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Fix memory corruption bug in pele timer_init

Global variables (.bss) must not be accessed before relocation.
That memory is now overlayed with the .rel.dyn ELF relocation table.
Even if that was allowed, it would have no positive effect since
initialized value would not be relocated into RAM.  It would be 0
again.

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Define CONFIG_SYS_BOOTMAPSZ to enable fdt relocation

This is needed until the fdt_high command is included (v2011.09)

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: INIT_SP is now needed before relocation

Define the offset and size of the INIT_RAM.
Base the INIT_SP on the INIT_RAM and reference the generated
GBL_DATA_SIZE.
Remove the explicit definition of the CONFIG_SYS_GBL_DATA_SIZE.

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: TEXT_BASE was renamed CONFIG_SYS_TEXT_BASE

The TEXT_BASE belongs in the config headers for the boards

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Remove redundant do_reset()

do_reset() implementation was unified and is no longer needed here

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Fix crash when accessing uninit'd ptr

The gd->bd pointer is no longer available in dram_init()

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Update to new build process

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Xilinx: ARM: Remove zynq boards from Makefile

Board definitions belong in boards.cfg, not in Makefile

Signed-off-by: Joe Hershberger <joe.hershberger@ni.com>

Merge commit 'v2011.03' into xpele-upgrade-v2011.03

Conflicts:
arch/arm/lib/bootm.c
boards.cfg
drivers/mtd/cfi_flash.c
drivers/mtd/nand/nand_base.c

Merge branch 'master-zc770'

Xilinx: ARM: Adding more zynq board support

New board configurations are needed to allow EP107 to
not be broken, and to allow each board to be configured
differently.

zynq_zc770_config and zynq_zc702_config are now new
make targets.

Xilinx: ARM: fix low level to include correct header file

The previous fix, including xpele.h, worked for EP107, but
doesn't work once there are more configuation header files
other than xpele.h.  This now works for new ones also.

Xilinx: ARM: fix NAND for EP107 and make EP107 the default build

NAND was not being built for EP107. A new header file will
be added for Zynq so that xpele.h will remain for EP107.

Xilinx: ARM: fix EP107 XIP booting

This fixes XIP (NOR and QSPI) booting. This problem
was caused by Zynq silicon integration.

Merge branch 'master-zc770' of /home/linnj/sivlinnj/u-boot-xarm into master-zc770

Xilinx: ARM: prevent 1 Gb with GEM for now

This commit is intended to be reverted once all the boards
are patched so that Gb works.  Until then, stay at 100 Mb.

This allowed the previous work to be checked in so that it's
ready.

Xilinx: ARM: Updated ethernet driver for EP107.

On EP107, U-boot can now communicate over ethernet at 10 and 100 Mbps.

Xilinx: ARM: Clean-up of ethernet code.

MAC/PHY driver has been cleaned up and commented thoroughly. Uneeded
code has been removed.

Xilinx: ARM: Update for gigabit ethernet support.

The PHY driver has been updated to establish a link at the highest
speed possible. The GEM divisors are modified to create an input
frequency that matches the link speed:
   2.5MHz for 10Mbps
   25MHz for 100Mbps
   125MHz for 1000Mbps

Error checking has also been included to prevent auto-negotiation
from stalling and for catching failed auto-negotiation attempts.

Merge branch 'master-zc770' of /home/linnj/sivlinnj/u-boot-xarm into master-zc770

Xilinx: ARM: adding jtag boot mode

To make it easier for developers in jtag mode, make it
automatically TFTP a kernel into memory and start it.

Xilinx: ARM: Stop GCC from generating unaligned accesses

With the newer GNU tools, GCC 4.5.2 and newer, we're
seeing data aborts. This solution may not be the right
long term solution, but works for now. This causes GCC
not to generate unaligned data.

Xilinx: ARM: Stop GCC from generating unaligned accesses

With the newer GNU tools, GCC 4.5.2 and newer, we're
seeing data aborts. This solution may not be the right
long term solution, but works for now. This causes GCC
not to generate unaligned data.

Xilinx: ARM: Stop GCC from generating unaligned accesses

With the newer GNU tools, GCC 4.5.2 and newer, we're
seeing data aborts. This solution may not be the right
long term solution, but works for now. This causes GCC
not to generate unaligned data.

Xilinx: ARM: Adding board support for FMC daughter cards

The NAND working caused u-boot to lockup when there was
no NAND so now there's CONFIGs for each board permutation
of the ZC770. The default is for DC1 (XM010) card.

Xilinx: ARM: NAND: wait for device ready after device reset

When moving from PEEP to Zynq, the ID of the flash was not
being read at all, only zeroes. The driver was not waiting
for the device to be ready after resetting the device and
since Zynq is so much faster it was a problem.

Xilinx: ARM: adding SD boot mode

SD boot was not supported in the automatic boot mode, now
it is. Even though this loads a ramdisk you can just ignore
the ramdisk if the root file system is on SD in an EXT2
file system.

Xilinx: ARM: SD: change divisor to speed it up

In the former change, a divisor too low seems cause problems
with the lower speed cards. This is attempt to have something
that's tolerable even if it's not the optimal.

This allows the kernel and ramdisk to be loaded reasonably
quickly.

Revert "Xilinx: ARM: SD: speed up SD by removing the clock divide"

This reverts commit a0d4d7e736ac3fc721ea59a54e3d4c94c3853a2a.

Xilinx: ARM: BSP: adding hack to take USB out of reset

Temporary hack to take USB out of reset til Linux is fixed.

Xilinx: ARM: SD: speed up SD by removing the clock divide

It's not clear why it was was running so slow, but maybe
it was needed for EP107. Speed it up now.

Xilinx: ARM: adding ping to qspi boot mode

This is a hack to compensate for Linux not having the PHY updated
yet as u-boot needs to touch the PHY for Linux networking to work.

Xilinx: ARM: making u-boot match FSBL for zc770

This should allow u-boot to be built for the zc770 and
work with the default FSBL which setups up the DDR, PLLs,
and MIO for 800 MHz CPU, 533 MHz DDR.

UART and Ethernet are working at this point.

Xilinx: ARM: adding header file for compile error

This header file was needed for the commit (a ways back)
that added PLL init to the board.c file.

Xilinx: ARM: GEM: updated to work with ZC770 and DC1

Only minor changes to GEM assuming MIO and IO PL are
setup somewhere else (FSBL or a script).

The DC1 PHY needs some help to work on the ZC770 and
that was added.

Since Zynq is much faster than EP107, removed some of
the printing of "." which was too much.

Xilinx: ARM: BSP: updated default to build for ZC770/DC1

The EP107 is now not the default build.

Xilinx: ARM: BSP: remove DDR init for zc770

This should not be needed as FSBL will be doing it. The DDR init
was causing a hang and was not needed anyway.

Xilinx: ARM: GEM driver cleanup of I/O functions

The memory barriers appeared to be wrong, this moves the
barriers to be correct.

Xilinx: ARM: update uart clock input for ZC770/DC1GEM testing

The 100 Mb mode needs a 25 MHz clock input so this was needed
for this testing.

Xilinx: ARM: Hack for doing MIO and IO PLL for GEM testing

This should not live on and is only temporary til FSBL is
working.

Revert "Xilinx: ARM: GEM PHY address update for silicon."

This reverts commit 90a036349c6ad4e69fd9c3b7cce19c037eefbd48.

The new board has only 2 choices for PHY addresses, 0x7 and
0x17 which are based on the jumpers. 0x17 was what was being
used on EP107 so assuming we set the jumpers we shouldn't
need this change which would not have worked (0x16 phy addr).

Xilinx: ARM: Use different xparameters for silicon and EP107.

If CONFIG_EP107 is defined, include 'xparameters.h' and 'xparameters_pss.h',
otherwise include 'xparameters_zynq.h' and 'xparameters_pss_zynq.h'.

The Zynq variants of xparameters are subject to change. For now, the
only difference is XPAR_CPU_CORTEXA9_CORE_CLOCK_FREQ_HZ is
216664500 Hz instead of 12500000 Hz and XPAR_XUARTPSS_1_CLOCK_HZ is
13756480 Hz instead of 50000000 Hz to reflect silicon.

Xilinx: ARM: No config environment in NOR flash for silicon.

U-boot's configuration environment will reside in NOR flash only if
CONFIG_EP107 is defined.

Xilinx: ARM: GEM PHY address update for silicon.

GEM update to use a PHY address of 0x17 if CONFIG_EP107 is defined,
0x10 otherwise (for ZC770).

Xilinx: ARM: SCU timer input frequency update.

Modified the 'xpele.h' configuration such that the timer input
frequency is always half of the CPU core clock frequency from
'xparameters.h' (PERIPHCLK in the TRM) instead of hard-coded
to 5 MHz.

Xilinx: ARM: QSPI update to use single device.

Modified the xpele config header to use single device for QSPI
instead of dual.

Xilinx: ARM: Use UART1 for silicon.

'xpele.h' configuration header updated so that U-boot uses UART1 if
CONFIG_ZYNQ is defined, UART0 otherwise (conditional compilation).

Xilinx: ARM: Flexible baud rate calculation.

Values used in U-boot's baud rate calculation are chosen in such
a way to keep the error between the target and calculated baud
rate under 3%.

The header was changed to avoid hardcoding values such as the ones
used in the baud rate calculation. The UART input frequency uses
the value defined in 'xparameters.h'.

Xilinx: ARM: Changed environment to load device trees

The Linux kernel is now defaulting to device tree mode such
that a device tree blob is to be loaded into memory when
loading Linux from each of the flash memory types.

This only changed the commands in the environment for
each flash to also load the device tree blob.

I found that the commands can get too long such that
u-boot gives an error so they are not as verbose as
previously.

Xilinx: ARM: SD: reset interrupt status after operation

The interrupt status of the SD was not being cleared after the
operation was completed which was causing problems for other
applications that were loaded.

Xilinx: ARM: Support new boot rom header.

Xilinx: ARM: Added support for Dual Die NAND

Added support for detecting Dual Die NAND with OnDie ECC support.

Signed-Off-by: Naveen Mamindlapalli<naveenm@xilinx.com>

Xilinx: ARM: Increased malloc size

Increased malloc size while testing Clear NAND flash.

Signed-Off-by: Naveen Mamindlapalli<naveenm@xilinx.com>

Xilinx: ARM: Added ClearNAND ECC support

Xilinx: ARM: Update modeboot to match Boot ROM (yet again)

Xilinx: ARM: DT 614252 Set baudrate from command line.

Xilinx: ARM: Update modeboot to match the latest changes to Boot ROM

Xilinx: ARM: Adjust CONFIG_SYS_HZ to 1000.

Adjust CONFIG_SYS_HZ to 1000. Parts of the networking code assume that
the clock tick is natively expressed in milliseconds (and don't adjust
the values by using CONFIG_SYS_HZ).

Xilinx: ARM: Default baud rate set to 115200.

Xilinx: ARM: Correct timekeeping (DT 584643)

Xilinx: U-boot: Added support for On-Die ECC

Added support for On-Die ECC supported by Micron flash.

Signed-off-by: Naveen Mamindlapalli<naveenm@xilinx.com>

Xilinx: ARM: Modify serial driver so that putc(\n) will actually output \r\n

Xilinx: ARM: Update DDR initialization to PEEP11.

Xilinx: ARM: Include EXT2 support in Pele build.

Xilinx: ARM: Make use of boot mode register possible with u-boot

The environment variable modeboot is set to something appropriate
based on the contents of the boot mode register.
EXAMPLE:
For bootmode 2, modeboot will be set to "run norboot".
This method of booting can be utilized via bootcmd = "run modeboot"
or not, if the user prefers that u-boot and the kernel come from
separate storage devices.

Xilinx: ARM: Update SD driver to handle MMC_RSP_R2 properly.

 Update SD driver to handle MMC_RSP_R2 properly. 136 bit response was
 not being copied properly.  This prevented some SD cards from being
 detected correctly.

Xilinx: ARM: Update DDR initialization for peep10

Prepare v2011.03

Signed-off-by: Wolfgang Denk <wd@denx.de>

Fix build issues cause by LDFLAGS_FINAL changes

Commit 6dc1ece "Introduce a new linker flag LDFLAGS_FINAL" modified a
number of Makefiles in a way that broke out-of-tree builds.  The
problem was that $(nandobj) was used before it got defined.

Fix this.

Signed-off-by: Wolfgang Denk <wd@denx.de>
Signed-off-by: Scott Wood <scottwood@freescale.com>

Xilinx: ARM: Update to support PEEP 9 NOR flash changes.

 NOR flash is now at 0xE2000000, not 0xE4000000.

Merge branch 'master' of git://git.denx.de/u-boot-mpc85xx

Merge branch 'master' of git://git.denx.de/u-boot-cfi-flash

Fix build problems caused by "_end" -> "__bss_end__" rename

Commit 44c6e65 "rename _end to __bss_end__ broke building of a large
number of systems (at least all PowerPC?):

libstubs.o: In function `app_startup':
examples/standalone/stubs.c:197: undefined reference to `__bss_end__'

The rename should not be done for the files in the
examples/standalone/ directory, as these are not using the code from
start.S, but do their own BSS clearing, and either use their own
linker scripts or the ones provided by the compilers.

Signed-off-by: Po-Yu Chuang <ratbert@faraday-tech.com>
Signed-off-by: Wolfgang Denk <wd@denx.de>

powerpc/85xx: Handle PCIe initialization requires for P1021 class SoCs

The P1011, P1012, P1015, P1016, P1020, P1021, P1024, & P1025 SoCs require
that we initialize the SERDES registers if the lanes are configured for
PCIe.  Additionally these devices PCIe controller do not support ASPM
and we have to explicitly disable it.

Signed-off-by: Prabhakar Kushwaha <prabhakar@freescale.com>
Signed-off-by: Kumar Gala <galak@kernel.crashing.org>

cfi_flash: fix bug with flash banks with different sector numbers

The function find_sector() does not take into account if the flash bank
has changed since the last call. This could lead to illegal accesses inside
and beyond the flash_info_t info strcture. For example if the current
flash bank has less sectors than the last used flash bank.

This patch adds two cheks. One that insures, that the current sector does
not exceed the allowed maximum (which is always a good idea). And one that
checks if the current access is to the same flash bank as the last access.
If not, the search loop will start with sector 0.

Signed-off-by: Martin Krause <martin.krause@tqs.de>
Signed-off-by: Stefan Roese <sr@denx.de>

powerpc/85xx: Enable various errata on P1022/P1013 SoCs

Enable workaround for errata ELBC A001, ESDHC 111 & SATA A001 on
P1022/P1013 SoCs.

Also updated P1022DS config to properly enable CONFIG_FSL_SATA_V2.

Signed-off-by: Jiang Yutang <b14898@freescale.com>
Signed-off-by: Kumar Gala <galak@kernel.crashing.org>

Prepare v

Signed-off-by: Wolfgang Denk <wd@denx.de>

Coding Style cleanup: remove trailing empty lines

Signed-off-by: Wolfgang Denk <wd@denx.de>

Merge branch 'master' of git://git.denx.de/u-boot-arm

arm: Tegra2: Change mach-type to MACH_TYPE_SEABOARD due to mach-types.h update

Signed-off-by: Tom Warren <twarren@nvidia.com>

S5P: mmc: Resolved interrupt error during mmc_init

Blocksize was hardcoded to 512 bytes. But the blocksize varies
depeding on various mmc subsystem commands (between 8 and 512).
This hardcoding was resulting in interrupt error during data
transfer.

It is now calculated based upon the request sent by mmc subsystem.

Signed-off-by: Chander Kashyap <chander.kashyap@linaro.org>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

ARMV7: S5P: Fixed register offset in mmc.h

The MMC registers are accessed through struct s5p_mmc member
variables. MMC controller "control4" register offset is set
to 0x8C as per data sheet. The size of struct s5p_mmc is also
corrected.

Signed-off-by: Chander Kashyap <chander.kashyap@linaro.org>
Signed-off-by: Tushar Behera <tushar.behera@linaro.org>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

S5P: timer: replace bss variable by gd

Use the global data instead of bss variable, replace as follow.

count_value -> removed
timestamp -> tbl
lastdec -> lastinc

Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>
Signed-off-by: Kyungmin Park <kyungmin.park@samsung.com>
Acked-by: Albert ARIBAUD <albert.aribaud@free.fr>

S5P: universal: Enable the pwm driver

Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

S5P: goni: Enable the pwm driver

Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

S5P: smdkc100: Enable the pwm driver

Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

S5P: timer: Use pwm functions

Use pwm functions for timer that is PWM timer 4.

Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

ARM: S5P: pwm driver support

This is common pwm driver of S5P.

Signed-off-by: Donghwa Lee <dh09.lee@samsung.com>
Signed-off-by: Kyungmin Park <kyungmin.park@samsung.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Fixup dram_init for relocation support

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Disable LED function in start.s on the nand booting

Since nand boot have some limit for the first 4KB, We only
disable the LED function to reduce the code space. At the
same time, Fix the compile error for LED function undefined
in the compile time of nand_spl.

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Add some labels to u-boot.lds to support nand_spl

In the nand_spl feature of SMDK6400. Add some relocation symbols to
nand_spl/board/samsung/smdk6400/u-boot.lds to fix the compile error.

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Fix the mutiple link error

The first, the cpu_init.o have already been link for cmd_link_o_target
atfer compile, But, The link script re-link the point file. So the link
machine will generate multiple definition error information.

The second, Since the first 4kB of nand boot featue code move to nand_spl,
So It is not necessary to force the cpu_init.o in non-nand boot.

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Fix some label undefined in build error

Modify Makefile for cpu_init.c and Start.s use some label,this defined
u-boot.lds of arch/arm/cpu/arm1176. But SMDK6400 use the link script
board/samsung/smdk6400/u-boot-nand.lds. So add some label form u-boot.lds
to u-boot-nand.lds

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

SMDK6400: Fix CONFIG_SYS_INIT_SP_ADDR undefined

Fix CONFIG_SYS_INIT_SP_ADDR undefined issue.

Signed-off-by: Zhong Hongbo <bocui107@gmail.com>
Signed-off-by: Minkyu Kang <mk7.kang@samsung.com>

arm: fix incorrect monitor protection region in FLASH

Monitor protection region in FLASH did not cover .rel.dyn
and .dynsym sections, because it uses __bss_start to compute
monitor_flash_len. Use _end instead.

Add _end to linker scripts for end of u-boot image
Add _end_ofs to all the start.S.

Signed-off-by: Po-Yu Chuang <ratbert@faraday-tech.com>

rename _end to __bss_end__

Currently, _end is used for end of BSS section.  We want _end to mean
end of u-boot image, so we rename _end to __bss_end__ first.

Signed-off-by: Po-Yu Chuang <ratbert@faraday-tech.com>

powerpc/85xx: Fix PCI memory map setup on P1_P2_RDB

Update the PCIe address map to match standard FSL memory map.
Additionally, fix the TLBs so the cover the PCIe address space properly
so cards plugged in like an e1000 work correctly.

Signed-off-by: Prabhakar Kushwaha <prabhakar@freescale.com>
Signed-off-by: Kumar Gala <galak@kernel.crashing.org>

powerpc/mpc8xxx: fix workaround for errata DDR111 and DDR134

The fix for errata workaround is to avoid covering physical address
0xff000000 to 0xffffffff during the implementation.

Signed-off-by: York Sun <yorksun@freescale.com>
Signed-off-by: Kumar Gala <galak@kernel.crashing.org>