more altivec insns: vsr, vspltw
 - only working with with --tool=none

back-end:
 hdefs:
  new type for PPC32Instr_AvSplat:
    PPC32VI5s => {vector-reg | signed-5bit-imm}
  fixed ShlV128, ShrV128 to shift the full 128bits

 isel:
  implemented Iop_Dup32x4, Iop_ShrV128

  new function mk_AvDuplicateRI()
   - takes in ri_src (imm|reg, latter of type 8|16|32)
     returns vector reg of duplicated lanes of ri_src
     avoids store/load for immediates up to simm6.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1392

implemented guest-ppc32 lvsl, lvsr using dirty helper function

git-svn-id: svn://svn.valgrind.org/vex/trunk@1391

yet another new IR primop: Iop_QNarrow32Ux4

git-svn-id: svn://svn.valgrind.org/vex/trunk@1390

Added a number of new IR primops to support integer AltiVec insns

git-svn-id: svn://svn.valgrind.org/vex/trunk@1389

a couple more simple altivec insns
 - vandc, vnor, vsel

git-svn-id: svn://svn.valgrind.org/vex/trunk@1388

ppc guest_state vector regs must be 16byte aligned for loads/stores

git-svn-id: svn://svn.valgrind.org/vex/trunk@1387

front end:
 - implemented insns: mfvscr, mtvscr, vand, vor, vxor
 - fixed default vscr: enable non-java mode

back end:
 - implemented enough to satisfy the front end: V128to32, 32UtoV128, not, and, or, xor
 - fixed conversions to/from v128 to use quad-word-aligned stack addressing for their vector load/stores

git-svn-id: svn://svn.valgrind.org/vex/trunk@1386

reinstated altivec insn disassembly framework
 - no more insns implemented, just easier to see what insn is needed when we hit an unhandled insn.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1385

Typechecker cleanups (non-functional changes)

git-svn-id: svn://svn.valgrind.org/vex/trunk@1384

iselInt64Expr: handle 64-bit Mux0X.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1383

Fix mcrxr.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1382

reinstate lhau, lhaux, sthux, mcrxr

git-svn-id: svn://svn.valgrind.org/vex/trunk@1381

implemented Iop_64HLtoV128 in iselVecExpr_wrk

git-svn-id: svn://svn.valgrind.org/vex/trunk@1380

Reinstate stfdux, fctiw.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1379

Cleanups:
- remove various unused vars
- try and use ea_standard/ea_rA_or_zero where possible to do
  effective-address computations

git-svn-id: svn://svn.valgrind.org/vex/trunk@1378

rm unused vars in dis_int_ldst_str

git-svn-id: svn://svn.valgrind.org/vex/trunk@1377

Implement stswi/stswx.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1376

Enhance the dead-code removal pass so that it detects unconditional
side exits and deletes all code after them.  This helps clean up the
IR created by {l,st}sw{i,x} from the ppc32 front end.  It's also a
general transformation which ought to have been implemented long ago.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1375

Implement lswi and lswx.  The generated IR should be good for
instrumentation by memcheck and does not reference any memory it
should not.  Unfortunately the IR is long and inefficient.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1374

Reinstate stwbrx.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1373

Reinstate crand, crnand, crorc.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1372

Implement mftb{,u}.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1371

Remove some helper functions to do with flag handling.  These are
unused because the relevant computations are now done in line.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1370

Reinstate lwbrx.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1369

Observe any externally supplied $(CC).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1364

Don't even mention malloc, since it screws up statically linked, glibc
Valgrind.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1363

Implement MOVUPS -- move from G (xmm) to E (mem or xmm) [UNVERIFIED]

git-svn-id: svn://svn.valgrind.org/vex/trunk@1362

vex_printf/sprintf hackery.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1361

Build rflag thunk for adc/sbb correctly.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1353

amd64: Handle BT/BTS/BTR/BTC Gv, Ev.
x86:   Fix signedness bug in existing BT/BTS/BTR/BTC Gv, Ev code.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1352

Fix incorrect building of the flags thunk after ADC and SBB.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1351

Enable ADC Ib, AL.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1350

Implement LOOP{,E,NE}.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1349

Rename a couple of inconsistently-named helper functions.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1348

Whitespace-only change.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1347

Implement RDTSC (amd64).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1346

Rename a couple of inconsistently-named helper functions.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1345

Implement RDTSC on x86.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1344

Implement LOOP/LOOPE/LOOPNE.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1343

Enable testing of RCL insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1342

Support x86 RCL instructions.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1341

On a PPC32Instr_Call, don't merely record how many integer registers
carry parameters.  Instead record the actual identities of such
registers in a bitmask.  This is necessary because the PPC calling
conventions have "holes" in the register ranges.  For example, a
routine taking an UInt(32-bit) first param and an ULong(64-bit) second
param passes the first arg in r3 but the second one in r5 and r6, and
r4 is not used.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1340

Add tested but unused code just in case it is useful at some point in
the future: a potentially more memcheck-friendly implementation of
count-leading-zeroes.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1339

dis_Grp2: decode address mode correctly

git-svn-id: svn://svn.valgrind.org/vex/trunk@1334

Handle Iop_Sar16, so that front end amd64 "cwtd" does not bomb.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1333

Implement 'rep ret'.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1332

Implement cmpxchg8b.  Sheesh.  What a total dog of an instruction.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1331

Implement PREFETCH{W} m8.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1324

Implement DC /3 (FCOMP double-real).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1323

Reenable FST %st(0),%st(?) (0xDD 0xD0 .. 0xDD 0xD7).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1322

Don't emit cmovl since older x86s don't support it; instead emit a
conditional jump over an unconditional move.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1321

A minimal implementation of the x86 sysenter instruction
(experimental).  Limitations as commented in the code.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1320

Track the status of the %EFLAGS.AC (alignment check) bit, but
otherwise ignore it.  This fixes a crash induced by incorrect CPU
identification.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1319

Reinstate SBB r/m, reg.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1318

Get rid of ludicrously over-paranoid assertion that caused all last
night's x86 regtests to fail.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1317

- Partial implementation of reservations, to make lwarx/stwcx. work
- Reenable some more integer insns

git-svn-id: svn://svn.valgrind.org/vex/trunk@1316

Implement dual licensing.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1313

Newer version of GPLv2 text with newer FSF addresses, no other changes.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1312

Implement 0xA0 /* MOV Ob,AL */ and 0xA2 /* MOV AL,Ob */.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1311

Ignore redundant REX.W prefix on CALL Ev.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1310

Make copyright notices consistent.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1309

Specialise NZ after DECW.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1308

Implement 0xA1 /* MOV Ov,eAX */ and 0xA3 /* MOV eAX,Ov */.  This
should fix #109810.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1307

Reinstate some FP instructions.  With --tool=none we now have a
successful run through gsl-1.6, which is great.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1306

Implement ffreep %st(0).  Fixes #109718.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1305

Implement ficom{p,}{w,l}.  This should fix #103594.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1304

Typechecker police.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1303

Get rid of warnings from gcc.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1302

Never ever delete vex_svnversion.h except when doing 'make version'.
Purpose is so that 'make distclean' or 'make clean' in a tarball'd
build do not delete it, and so do not render the tree unbuildable.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1301

Don't delete vex_svnversion.h during 'make clean'.  This causes
breakage if someone builds from the final V tarball, then does 'make
clean', then re-runs make -- because creating this file requires (1)
svnversion to be present on the end-user system, which it probably
isn't, and (2) the metadata which svnversion consults also to be
present here, which it certainly isn't [in the cut-down VEX image in
the distro tarball.]

git-svn-id: svn://svn.valgrind.org/vex/trunk@1300

Implement a couple of missing x87 insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1299

Update always-defined areas.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1298

More isel cases.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1297

Some of the ppc32 front end stuff generates huge amounts of IR and
more space is needed.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1296

Reenable an ADC variant.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1295

Implement ADC Ib, AL.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1294

Enable RCR tests.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1293

An appallingly inefficient, but correct, implementation of rcr.  On
x86, rcr is a dog.  On amd64 it is a mangy dog with fleas on.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1292

Implement bswapq %reg.  Generates pretty verbose code, but it works.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1291

Partially successful effort to get FP working again.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1290

Fix signedness of immediate.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1289

Reinstate rlwnm and change ROTL32 back to what it looked like before I
messed it up :-)

git-svn-id: svn://svn.valgrind.org/vex/trunk@1288

Fix XER.OV computation after multiply.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1287

Fix very stupid bug in my mtxer implementation.  The relevant IRStmts
would work better (viz, at all :-) if they were added to the IR code
list after being created, instead of merely being dropped down the
back of the fridge.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1286

Do all ppc32 flag calculations in-line, partly for performance reasons
and partly to try and avoid confusing memcheck so much.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1285

Implement STC/CLC/CMC, and take the opportunity to make PUSHFL work a
bit more like how the hardware does.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1284

Implement SBB Ev,Gv.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1283

Implement LOOP disp8 (0xE2).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1282

Implement F3 90 (rep nop).

git-svn-id: svn://svn.valgrind.org/vex/trunk@1281

Specialise NZ after ANDL/ORL/XORL.  This fixes #109314.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1280

Add some specialisation rules which are ultimately helpful in reduce
memcheck's false-error rate on inlined strlen and related nasties.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1279

Make ADC Ev,Gv work.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1278

iselCondCode: handle literals.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1277

Add a folding rule for 1Sto16.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1276

Handle 0 :: Ity_I1 as well as 1 :: Ity_I1.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1275

Fix up linking/relocation a bit, and track API changes in r1272.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1274

Track API changes in r1272.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1273

Some changes to the ppc32 compilation pipeline, with two aims:

* to achieve code quality comparable with x86/amd64 pipelines

* to make the value flow clearer to memcheck, in the hope of
  reducing the very high false error rate it gives on ppc

Code quality is substantially improved, but the error rate is just as
high as it was before.  Needs investigation.

Many instructions are now commented out -- mostly they just need
commenting back in.  Simple integer programs (date, ls, xfontsel)
work.

Front end changes
~~~~~~~~~~~~~~~~
Change the way CR and XER are represented, and hence redo the way
integer comparisons and conditional branches work:

* Introduce a two new IR primops CmpORD32S and CmpORD32U; these do
  ppc-style 3-way comparisons (<, >, ==).  It's hard to simulate ppc
  efficiently without them.  Use these to implement integer compares.

* Get rid of all thunks for condition codes -- CR and XER state
  is always up to date now.

* Split XER into four fields and CR into 16 fields, so that
  their various components can be accessed directly without
  endless shifting and masking.  Created suitable impedance
  matching functions to read/write XER and CR as a whole.

* Use hardware BI numbering throughout.

Back end changes
~~~~~~~~~~~~~~~
* Simplify condition code handling and use hardware BI numbering
  throughout

* Reduce the number of instruction kinds by merging integer subtracts
  and shifts into PPC32Instr_Alu32.  Use rlwimi to do Shl/Shr by
  immediate.

* Create a copy of PPC32RI (reg-or-imm) called PPC32RH
  (reg-or-halfword-imm), and give the latter a flag indicating whether
  the imm is regarded as signed or not.  Use PPC32RH in most places
  where PPC32RI was used before.

* Add instruction selection functions to compute a value into a
  PPC32RI, a PPC32RH of specified signedness, and a PPC32RH variant in
  which the immediate is unsigned and in the range 1 .. 31 inclusive
  (used for shifts-by-immediate).

* Simplify PPC32Instr_MulL; all 3 operands are now simply registers.

* Add a new (fake) insn PPC32Instr_LI32 to get arbitrary 32-bit
  immediates into int registers; this hides all the ugly li vs lis/ori
  details.

* Handle CmpORD32{S,U}.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1272

Fix build breakage.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1271

Implement 8-byte-transfer cases for lwsi and stswi.

git-svn-id: svn://svn.valgrind.org/vex/trunk@1270