zynqmp: Read boot mode register using zynqmp_mmio_read

Dont read boot mode register directly read it using
zynqmp_mmio_read().

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Remove SF command from zcu100 revB

revB has not qspi flash on it.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Update dom0 bootargs to allow device passthrough

Dom0 has access to all of the clocks and turns off clocks that it isn't
using. This breaks device passthrough for other guests. This patch tells
Dom0 to not disable the clocks allowing device passthrough.

Signed-off-by: Alistair Francis <alistair.francis@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

xilinx: zynqmp: Add support for loading encrypted images

This patch adds support for loading encrypted images by
decrypting and load back to memory.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Enable aes support for zynqmp

Enable aes supprt for zynqmp, zynqmp uses hw engine for
decryption and hence use always hw feature supported in aes
command for decryption.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

Kconfig: Move configs AES and CMD_AES to Kconfig

Move the configs AED and CMD_AES to respective
Kconfigs.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

cmd: aes: Extend aes command to use hw engine if available.

Extend aes command to use hw engine for decryption if available
in hardware.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: zynqmp: Add support to load authenticated bitsreams

This patch adds support to load authenticated images using
fpga loads command.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: zynqmppl: Reuse invoke_smc routine

Reuse invoke_smc() routine which is already defined
instead of duplicating same at multiple places.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Make invoke_smc as global for reuse

Make invoke_smc as global so that it can be reused in
multile places where ever possible.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: Extend loads command to load all secure images

Extend loads command to loads to load all secure images
by providing an option to specify the secure image type
whose valueof 0 corresponds to authenticated image type
and 1 to encrypted image stype.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: zynqmp: Enable support of fpga loads for all boards

Enable support of fpga loads for all ZynqMP boards. With
this support, it can load encrypted bitstreams.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

cmd: Kconfig: Add config CMD_FPGA_LOAD_SECURE to Kconfig

Add new config CMD_FPGA_LOAD_SECURE to Kconfig. This config
enables the support for loading encrypted bitstreams.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: zynqmp: Define loads operation for encrypted bitstream

Define loads operation for ZynqMP. This is used for loading
encrypted bitstream by making a smc call to ATF.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>
zynqnpo

fpga: xilinx: Add support for loading encrypted bitstreams

This patch adds support to load encrypted bitstreams using
new command "fpga loads".

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Increase fdt size during Xen boot

If we are modifying the device tree to perform a Xen boot we need a
larger device tree then the default fdt resize command gives us.
To avoid having to resize it multiple times increase the fdt resize
size.

Signed-off-by: Alistair Francis <alistair.francis@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

microblaze: Build only DTBs for selected target

Adding more targets to repository requires some additional
changes not simply just adding config file, defconfig and dts.
This patch makes this process easier by building only
particular DTB which is selected via defconfig
that Makefile doesn't need to contain all dts files in the repository.

Reported-by: Nathan Rossi <nathan@nathanrossi.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Add new defconfig for zcu102 rev1.0

Wire zcu102 rev1.0 with config files for SPL.
Configuration files target silicon v4.

Comment empty and not called psu_init_xppu_aper_ram().

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Fix psu_init* external functions

In older vivado version some psu_init* files didn't contain prog_reg
function that's why it was added to xil_io.h.
The same with mask*() which were missing.

From some pre v2017.1 these issues were fixed that's why
some functions were commented in origin psu_init* files.

This patch adds prog_reg() and mask*() to psu_init* files
where it is missing and remove comment from files which have
prog_reg() already.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Extend identification string for zcu102-revB

Extend identification string in zcu102-revB defconfig.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Remove trailing spaces for ep108

psu_init_gpl* cleanup.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Add SD1 level shifter mode to alternative selection

Extend Kconfig to cover SD1 level shifter mode.

Reported-by: Jason Wu <jason.hy.wu@gmail.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Wire SD1 level shifter mode to SPL

Add missing SD boot mode to SPL. zcu102-rev1.0 is supporting
this boot mode.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Correct USB bus and ref clock nodes

Currently usb "bus_clk" & "ref_clk" nodes are wrongly mapped.
This patch fixes the USB0/1 bus and ref clock nodes

Signed-off-by: Anurag Kumar Vulisha <anuragku@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Add i2c node selection to Kconfig

zcu100 revA is using different i2c then revB that's why add this quick
workaround by selecting i2c via defconfig. This should go away when i2c
cadence DM based driver is used.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Move latest zcu100 to proper revision

Create revB folder and rename dts file with revB suffix.
This will ensure that people built u-boot for correct
board revision.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Sync dtses with Linux kernel

Remove additional comments and usb setting.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: PM: Add IRQ

PM callbacks are delivered to the NS OS. Let the PM driver handle the
IRQ and retrieve callback data from the secure HW.

Signed-off-by: Soren Brinkmann <soren.brinkmann@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Fix broken architected timer interrupt trigger

Extract from Linux mainline patch:
The ARM architected timer specification mandates that the interrupt
associated with each timer is level triggered (which corresponds to
the "counter >= comparator" condition).

A number of DTs are being remarkably creative, declaring the interrupt
to be edge triggered. A quick look at the TRM for the corresponding ARM
CPUs clearly shows that this is wrong, and I've corrected those.
For non-ARM designs (and in the absence of a publicly available TRM),
I've made them active low as well, which can't be completely wrong
as the GIC cannot disinguish between level low and level high.

The respective maintainers are of course welcome to prove me wrong.

While I was at it, I took the liberty to fix a couple of related issue,
such as some spurious affinity bits on ThunderX, and their complete
absence on ls1043a (both of which seem to be related to copy-pasting
from other DTs).

Acked-by: Duc Dang <dhdang@apm.com>
Acked-by: Carlo Caione <carlo@endlessm.com>
Acked-by: Michal Simek <michal.simek@xilinx.com>
Acked-by: Krzysztof Kozlowski <k.kozlowski@samsung.com>
Acked-by: Dinh Nguyen <dinguyen@opensource.altera.com>
Acked-by: Masahiro Yamada <yamada.masahiro@socionext.com>
Signed-off-by: Marc Zyngier <marc.zyngier@arm.com>
Signed-off-by: Arnd Bergmann <arnd@arndb.de>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Use VPLL to generate clock for DP

There is no need to generate clock with si570 when zynqmp clock driver
is in place.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Use SPDX license with dc4

Just header change.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: zcu102: Modifying GTR lane-0 to PCIe

- Enabling GTR lane-0 to PCIe
- Enabling PCIe node in device tree

Signed-off-by: Bharat Kumar Gogada <bharatku@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: zcu102: Use only one lane for DP

Signed-off-by: Hyun Kwon <hyun.kwon@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Add note about si5328 interrupt

Add comment about irq present on the board connected to PL.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Update device tree for gpio

Used defines rather than raw values for gpio configurations.

Signed-off-by: Chirag Parekh <chirag.parekh@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: PM: Specify power domains for DP related nodes

Currently DP power domain (pd_dp) is not attached to any of the DP nodes which is
causing genpd to trigger a power down request for DP domain, making all DP related
peripherals unusable. So assign power domains for all DP related nodes to enable
proper accounting of DP power domain usage.

Signed-off-by: Jyotheeswar Reddy <jyothee@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Update device tree for pinmux

Added pin control support in device tree for zynqmp.

Signed-off-by: Chirag Parekh <chirag.parekh@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arch: arm64: dts: add USB OTG interrupts support in ZynqMP device tree

This patch adds OTG interrupt support in device tree. It will add
an extra interrupt line number dedicated to OTG events. This will
enable OTG interrupts to serve in DWC3 OTG driver.

Signed-off-by: Manish Narani <mnarani@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

phy: zynqmp: Use reset controller framework for asserting/de-asserting reset

This patch modifies the phy_zynqmp.c driver to use reset-controller
framework for asserting/de-asserting reset for High Speed modules.

Also fix documentation and dtsi.

Signed-off-by: Anurag Kumar Vulisha <anuragku@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: rtc: Add calibration

This patch adds the calibration property with required value,
calculated based on rtc input crystal oscillator frequency (32.768Khz).

Signed-off-by: Nava kishore Manne <navam@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

devicetree: Add reset-controller support in serdes driver

This patch add the reset nodes in zynqmp.dtsi which are used by
reset-controller framework

Signed-off-by: Anurag Kumar Vulisha <anuragku@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

phy: zynqmp: Remove tx_termination_fix detection on silicon v1

Only silicon v1 requires this termination fix. With new nvmem soc
revision nvmem detection driver this can be autodetected at run time and
this flag is not needed.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Add support for zynqmp nvmem firmware driver

Add support for zynqmp nvmem firmware driver.

Signed-off-by: Nava kishore Manne <navam@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: DT: Fix typo in idle-states node definition

Fixed a typo in specifying "entry-method"

Signed-off-by: Jyotheeswar Reddy <jyothee@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Fix i2c node's compatible string

The Zynq Ultrascale MP uses version 1.4 of the Cadence IP core
which fixes some silicon bugs that needed software workarounds
in Version 1.0 that was used on Zynq systems.

Signed-off-by: Moritz Fischer <mdf@kernel.org>
Cc: Michal Simek <michal.simek@xilinx.com>
Cc: Sören Brinkmann <soren.brinkmann@xilinx.com>
Cc: Rob Herring <robh+dt@kernel.org>
Acked-by: Sören Brinkmann <soren.brinkmann@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: Update nand device tree node properties

This patch updates the nand device tree node properties as per
updated driver

Signed-off-by: Naga Sureshkumar Relli <nagasure@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Cleanup zcu100 revB dts

Remove empty lines.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Enable clk dump command by default

clk dump is useful for checking actual clk setup.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

clk: zynqmp: Enable clock driver support for all boards

Add clock driver support for all ZynqMP boards

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Check pmufw version

If PMUFW version is not v0.3 then panic.
ZynqMP switch to CCF based clock driver which requires
PMUFW to be present at certain version.
This patch ensure that you use correct and tested PMUFW
binary.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

dts: zynqmp: Add dts for clock info

Add zynqmp-clk-ccf.dtsi to repo which provides
more info about clocks

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

clk: zynqmp: Add support for CCF driver

Add support for CCF, this CCF reads the ref clocks
from dt and checks all the required clock control
registers for its source , divisors and calculates
the clock from them. This supports clock and set
functions.

Panic when read/write fails.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

ARM64: zynqmp: dt: Add AMS node

The AMS includes an ADC as well as on-chip sensors that can be used to
sample external voltages and monitor on-die operating conditions, such as
temperature and supply voltage levels.

Signed-off-by: Rajnikant Bhojani <rajnikant.bhojani@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Add references to cpu nodes

Add missing references to all cpu nodes.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

dts: zynqmp: Add operating points

Adding opps for zynqmp.

Signed-off-by: Shubhrajyoti Datta <shubhrajyoti.datta@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Do not call SMC from SPL

SPL is running before ATF in EL3 that's why SMCs can't be called because
there is nothing to call. zynqmp_mmio*() are doing direct read/write
accesses and this patch does the same.
PMUFW is up and running at this time and there is a way to talk to pmufw
via IPI but there is no reason to implement IPI stuff in SPL if we need
just simple read for getting clock driver to work.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Do not perform reset in case of panic

Do not perform reset when panic happens because in the next reset
panic happens again and logs are overflood by the same errors.
This can be enabled by default and reset can be performed via watchdog.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Fix SPI layout for SPL

The patch:
"spi_flash: zynqmp: Dont use 4K sector erase by default"
(sha1: 246880b5ef7616c766a195d100b75f2443f9b02f)
breaks SPL code because increased erase sector size which were used
for writing SPL code to QSPI.

Fix u-boot.img position.

    mmcinfo
    sf probe
    load mmc 0 10000000 boot.bin
    sf erase 0 +$filesize
    sf write 10000000 0 $filesize
    load mmc 0 10000000 atf-spi.ub
    sf erase 0x80000 +$filesize
    sf write 10000000 0x80000 $filesize
    load mmc 0 10000000 u-boot.bin
    sf erase 0xa0000 +$filesize
    sf write 10000000 0xa0000 $filesize

    #Fixed location from 0x140000 to 0x170000
    load mmc 0 10000000 u-boot.img
    sf erase 0x170000 +$filesize
    sf write 10000000 0x170000 $filesize

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

microblaze: Fix endif macro command

Use correct name in endif comment.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: Change frequency while accessing to boot partition

Boot partition is not supported in HS200 mode, hence change
clock to high speed while accessing boot partition and
revert back when partition is switching to other than boot
partition

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: zynqmp: Set tapdelays for eMMC HS200 mode

Sets the tapdelays for eMMC HS200 mode support for
ZynqMP as tapdelays needs to be programmed for it to
work

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Update execute tuning and set clock for HS200

Update execute tuning and set clock to support for
HS200 mode.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Add support for eMMC HS200 mode

Add support for eMMC HS200 mode by reading
card type from ext_csd and then by switching to
HS200 timing mode.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: zynq_sdhci: Update quirk if 1.8v switching not supported

Update quirk if 1.8 voltage switching is not supported
on boards by reading the property "no-1-8-v" from device
tree.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Add quirk for 1.8v switching not supported

Add quirk if voltage switching to 1.8v is broken, in this
case no UHS modes were supported

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: zynqmp: Add support of SD3.0

Add SD3.0 support for ZynqMP, this support needs a
platform specific tuning and tap delays for UHS
modes of SD3.0 and this patch takes care of it.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: zynq: Define private structure arasan_sdhci_priv

Deine private structure arasan_sdhci_priv instead of sdhci_host
as private. This allows us in adding more private data  as required
for usage in driver.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Define routines for mmio write and read

Define routines of mmio write and read functionalities
for zynqmp platform.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Make sdhci_ops of host as modifiable

Make sdhci_ops of host modifiable as ops may contain
platform specific funtion pointers which may need
to be defined for some platforms(example: platform specific
tuning and delays)

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Add support for platform specific delay

Add support for any platform/board specific delays
requirement while setting clocks. Some boards needs
to program tapdelay for setting certain high frequencies
and this patch adds hook for supporting the same.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Add support for platform/board specific tuning

Add support to execute platform/board specific tuning needed
for SDR104 and SDR50 UHS modes.This patch adds hook routine
to support specific tuning requirements.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Add SD3.0 support

Add support for all UHS modes of SD3.0.
This patch defines the routines to switch
volatge, setting uhs modes and execute tuning
as these are needed for SD3.0 support

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: Add support for SD3.0

The SD3.0 needs voltage switching to 1.8V
based on host and cards capabilities and also
needs to switch to one of the uhs modes based
on cards capability. This supports frequencies
till 200MHz. This patch define hooks to perform
the same at sdhci driver level.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mmc: sdhci: Update host capabilities about host controller

Update host capabilities for driver with host controller
information related to UHS modes incase of SD and HS200
mode incase of eMMC.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

xilinx: zynqmp: Add support for UBIFS on QSPI flash

This patch enables support for UBIFS on top of
QSPI flash.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

asm-generic: atomic: Remove unused functions

Remove unused inline function, they are just
causing lot of warnings and of no use.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fs: usbifs: Fix warning in ubifs

This patch fixes the below warning by typecasting it properly
fs/ubifs/ubifs.c: In function 'ubifs_load':
fs/ubifs/ubifs.c:942:29: warning: cast to pointer from integer
of different size [-Wint-to-pointer-cast]
  err = ubifs_read(filename, (void *)addr, 0, size, &actread);

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spl: spl_spi: Fix warnings

Fixed the below warnings by typecasting it properly
w+../common/spl/spl_spi.c: In function 'spi_load_image_os':
w+../common/spl/spl_spi.c:41:27: warning: cast to pointer from integer
of different size [-Wint-to-pointer-cast]
w+../common/spl/spl_spi.c: In function 'spl_spi_load_image':
w+../common/spl/spl_spi.c:121:11: warning: cast to pointer from integer
of different size [-Wint-to-pointer-cast]

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: zynq_gem: Dont enable SGMII and PCS selection

Dont enable SGMII and PCS selection if internal PCS/PMA
is not used, by getting the info about internal/external
PCS/PMA usage from dt property "is-internal-phy".

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: zynqmp_qspi: Remove older way of determining qspi modes

Remove older way determining qspi flash connection modes as its
now moved to getting the same info from device tree.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: zynqmp_qspi: Add support x1 and x2 qspi modes

This patch adds support for x1 and x2 qspi modes which
means to support rx and tx on 2 lines and single line
respectively by reading tx and rx bus widths from
device tree. Read is-dual for determining dual
parallel/single mode.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: zynq_qspi: Remove older way of determining qspi modes

Remove older way determining qspi flash connection modes as its
now avaiable in dt and hence moved to getting the same info from
device tree.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: zynq_qspi: Add support x1 and x2 qspi modes

This patch adds support for x1 and x2 qspi modes which
means to support rx and tx on 2 lines and single line
respectively by reading tx and rx bus widths from
device tree. Read is-dual for determining dual
parallel/single mode.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

mtd: spi_flash: Add support for read if offset is odd

Add support ot read from flash if offset received is odd
incase of dual parallel. This fixes the issue of spi flash
read failures if received offset is odd

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi_flash: zynqmp: Dont use 4K sector erase by default

Dont use 4K sector erase by default, Disabling this
would use 64K sector erase and decreases erase time.
Also disabled by the fact that UBIFS and JFFS2 won't work
with 4K sector erase.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

cmd: jffs2: Rename command ls to fsls

Rename command ls to fsls as its conflicting with
generic file systesm command ls and this is causing
compilation failure as below, if both are enabled
and this patch fixes it.

cmd/jffs2.o:(.u_boot_list_2_cmd_2_ls+0x0):
multiple definition of `_u_boot_list_2_cmd_2_ls'
cmd/fs.o:(.u_boot_list_2_cmd_2_ls+0x0):first defined here
scripts/Makefile.build:359: recipe for target 'cmd/built-in.o'
failed
make[1]: *** [cmd/built-in.o] Error 1

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Wire BT part of wl1831

BT requires flow control wired via PL runs at 3M.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Remove unused dp_clk_wiz

DP will use PS PLL to generate required clock.
Remove this dp_clk_hack.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

arm64: zynqmp: Fix i2c bus on zcu100-revB

zcu100-revB is wiring i2c on i2c1 not on i2c0.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

defconfig: microblaze: Dont enable CMD_UBI

Dont enable the config CMD_UBI for microblaze by default.
Just enabling this won't work. It needs to enable mtdparts
and other related configs.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: qspi: Enable Macronix and ISSI flash support

Enable macronix and ISSI QSPI flash support for all
ZynqMP boards as required.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: zynqmp_qspi: Use default baudrate value instead of max value

Use default baudrate value instead of max baudrate value as
using max baudrate value causing the issues on some QSPI parts
(Spansion, Macronix etc) as frequency goes down below 1MHz.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: spi_flash: Set quad enable for macronix upper flash

Set quad enable bit for upper flash as well in case of
dual parallel when using generic qspi.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: spi_flash: Store and use spi flags received

Store and use spi flags as it will be cleared after
write enable command and it need to be available for
following write command.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

spi: spi_flash: Clear BP bits for upper flash as well

Clear BP bits for upper flash as well incase of
dual parallel if we are using genric spi.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

zynqmp: Support SPL_SPI_LOAD only if SPL spi flash support present

Support SPL_SPI_LOAD only if SPL spi flash support present
This fixes the issue of compilation failures on dc1 and dc2.

Signed-off-by: Siva Durga Prasad Paladugu <sivadur@xilinx.com>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

armv8: aarch64: Fix the warning about x1-x3 nonzero issue

For 64-bit kernel, there is a warning about x1-x3 nonzero in violation
of boot protocol. To fix this issue, input argument 4 is added for
armv8_switch_to_el2 and armv8_switch_to_el1. The input argument 4 will
be set to the right value, such as zero.

Signed-off-by: Alison Wang <alison.wang@nxp.com>
Reviewed-by: Alexander Graf <agraf@suse.de>
Tested-by: Ryan Harkin <ryan.harkin@linaro.org>
Signed-off-by: Michal Simek <michal.simek@xilinx.com>

fpga: zynqmp: Remove empty functions

Xilinx core files will take care about it.
There is no need to have these functions because they do nothing.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

net: gem: Use wait_for_bit() instead of private mdio_wait()

Using generic wait_for_bit() implementation instead of
using private wait function.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>

lib: Add WATCHDOG_RESET to wait_bit.h

wait_for_bit() is missing reset watchdog in case watchdog
is configured.

Signed-off-by: Michal Simek <michal.simek@xilinx.com>
Reviewed-by: Tom Rini <trini@konsulko.com>