Add support for subarchitectures.  Currently ignored.

Supported x86 subarchitectures:
* sse0 - have fxsave/fxrstor (ie, the SSE state), but no sse insns
         That is, Pentium II and later
* sse1 - have SSE1 - Pentium III and later
* sse2 - have SSE2 - Pentium 4 and M and later

git-svn-id: svn://svn.valgrind.org/vex/trunk@678

Add Valgrind-side support for subarchitecture descriptions, which are
tedious but necessary to support.  Also, get rid of the have_ssestate
variable.  The new valgrind will not work on x86s which do not have at
least fxsave/fxrstor available; this rules all CPUs prior to Pentium
II.  No big deal.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3210

Duh.  Un-break specialisation of x86 guest helper functions.  Duh.

git-svn-id: svn://svn.valgrind.org/vex/trunk@677

Un-break regtests (again)

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3209

iselCondCode: better handling of a pattern frequently generated by
memcheck.

git-svn-id: svn://svn.valgrind.org/vex/trunk@676

Fix autoversioning a bit more.

git-svn-id: svn://svn.valgrind.org/vex/trunk@675

Use new function LibVEX_Version.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3208

New function LibVEX_Version, returning version string automagically
generated by 'svnversion -n .'.  Only updated when you do 'make
version'.

git-svn-id: svn://svn.valgrind.org/vex/trunk@674

Move the IR tree matcher into its own module to get rid of
duplication.

git-svn-id: svn://svn.valgrind.org/vex/trunk@673

Skeleton work on host-arm/isel, plus some cleaning up of hdefs

git-svn-id: svn://svn.valgrind.org/vex/trunk@672

Update version numbers by hand.  Duh.  ToDo: automatically

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3207

Don't squawk about kludged RDTSC, and update list of limitations.

git-svn-id: svn://svn.valgrind.org/vex/trunk@671

Make the insn_ tests work at least for the insns which Vex (x86 guest)
currently implements.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3206

mkUifU: add missing case

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3205

Cleaned up hdefs.h, fleshed out hdefs.c

git-svn-id: svn://svn.valgrind.org/vex/trunk@670

ahem - copy/paste comment error

git-svn-id: svn://svn.valgrind.org/vex/trunk@669

First stab at host arm instruction defs

git-svn-id: svn://svn.valgrind.org/vex/trunk@668

constant folder: try a bit harder to clean up memcheck's output

git-svn-id: svn://svn.valgrind.org/vex/trunk@667

Special case for CmpNE64(x,0), which is frequently generated when
Memchecking floating point code.

git-svn-id: svn://svn.valgrind.org/vex/trunk@666

More needles in haystacks: pmovmskb (sse): pass args to helper in the
correct order :-)

git-svn-id: svn://svn.valgrind.org/vex/trunk@665

Don't inadvertantly invert the D flag when doing pushfl.  Real needle
in a haystack job, finding this one.

git-svn-id: svn://svn.valgrind.org/vex/trunk@664

Implement pusha/popa.

git-svn-id: svn://svn.valgrind.org/vex/trunk@663

orig_size can now legitimately be zero, if the first insn in a bb one
that Vex failed to decode.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3204

More SSE2 cases needed for gsl-1.5 regtests with icc -O -xW (SSE2).

git-svn-id: svn://svn.valgrind.org/vex/trunk@662

Reinstate tests for psrldq.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3203

Added DIP()s everywhere, removed all the vex_printf()s

git-svn-id: svn://svn.valgrind.org/vex/trunk@661

x86 guest: implement SSE1 movaps G -> E (stores)

git-svn-id: svn://svn.valgrind.org/vex/trunk@660

#if 0 some unused fns in an attempt to reduce the noise level from gcc.

git-svn-id: svn://svn.valgrind.org/vex/trunk@659

Give different emulation warnings for setting of %mxcsr.fz and  %mxcsr.daz.

git-svn-id: svn://svn.valgrind.org/vex/trunk@658

Make suppression of large numbers of emulation warnings less dependent
on EmWarn_NUMBER.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3202

Fixes to get gsl-1.5 regressions to work with icc-8.0 -xK (SSE1)

git-svn-id: svn://svn.valgrind.org/vex/trunk@657

fixed oldFlagC usage

git-svn-id: svn://svn.valgrind.org/vex/trunk@656

Updated expected output.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3201

Fix push/pop/load/store of segment registers.

git-svn-id: svn://svn.valgrind.org/vex/trunk@655

Commented-out get_current_tid() hack.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3200

Update, and thereby unbreak trivial regtest breakage.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3199

Crude mechanism to avoid flooding the user with emulation warnings.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3198

* x86 host: make SSE spills/restores work
* x86 guest: fill in some missing SSE cases

git-svn-id: svn://svn.valgrind.org/vex/trunk@654

Handle Iop_Sar16.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3197

Bump startup notices around a bit.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3196

Improve redundant-PutI elimination a bit, so it is not completely
fooled by some of the stupidities from guest x86 MMX code.

git-svn-id: svn://svn.valgrind.org/vex/trunk@653

Even more folding rules.

git-svn-id: svn://svn.valgrind.org/vex/trunk@652

Deal with LibVEX-supplied insn decode failures, and with LibVEX-supplied
address-mapping failures (x86 LDT/GDT failures).

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3195

Mechanism for dealing with failures of instruction decodes, and also
of LibVEX-provided address translation.

git-svn-id: svn://svn.valgrind.org/vex/trunk@651

Move x86-TLS specific stuff out of x86/state.c, back into
x86-linux/tls.c.  Also some other cleanups.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3194

Split up the old x86 LDT/GDT handling stuff.  Push some of it into
VEX, and clean up the rest of it and push it into
coregrind/x86/state.c.  coregrind/x86-linux/ldt.c is now empty, but I
see that some of the stuff in x86/state.c should really be in
x86-linux/ldt.c.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3193

x86 guest: simulate LDT/GDT enough that code using segment override
prefixes can work.

git-svn-id: svn://svn.valgrind.org/vex/trunk@650

Folding rule for Iop_64to32.

git-svn-id: svn://svn.valgrind.org/vex/trunk@649

x86 guest/host: fix enough 128-bit vector stuff that memcheck works for
SSE2.  Added a new Iop_Not128 bit primop and generate at least tolerable
SSE code for it.

git-svn-id: svn://svn.valgrind.org/vex/trunk@648

Complete enough 128-bit vector stuff in memcheck so that SSE2 works.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3192

x86 host: Stuff in support of memchecking of 64x2 vector FP.

git-svn-id: svn://svn.valgrind.org/vex/trunk@647

Support for 64x2 vector floating point.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3191

Stuff to make Memcheck work with SSE1 instructions.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3190

Stuff needed for Memcheck of SSE1 instructions.

git-svn-id: svn://svn.valgrind.org/vex/trunk@646

Dealt with more 'unpredictables' (all of them?)

Reworked some bad code - was assigning multiple times to an IRTemp (apparently
not allowed?!)

git-svn-id: svn://svn.valgrind.org/vex/trunk@645

More support for memchecking 128-bit SIMD code.

git-svn-id: svn://svn.valgrind.org/vex/trunk@644

Basics for 128-bit SIMD code.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3189

Fix enough stuff so that x86 MMX tests work.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3188

Fix enough stuff so that x86 floating point tests work properly.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3187

Cosmetic-only change (mess with indentation)

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3186

Dealt with undefined instr's properly

git-svn-id: svn://svn.valgrind.org/vex/trunk@643

added padding to VexGuestArmState

git-svn-id: svn://svn.valgrind.org/vex/trunk@642

Finished dis_branch, so we get IR code for a complete bb now - yay!

Fixed a bunch of type errors picked up by the sanity checker

git-svn-id: svn://svn.valgrind.org/vex/trunk@641

For now, disable test of: pmaddwd psadbw pslldq psrldq.  The x86 front
end doesn't yet handle them (nothing critically difficult), and they
are unlikely to turn up in compiler-generated code.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3185

Finish almost all SSE2 integer instructions. (!)

git-svn-id: svn://svn.valgrind.org/vex/trunk@640

x86 host/guest: SSE2 integer shifts and subtracts

git-svn-id: svn://svn.valgrind.org/vex/trunk@639

Reworked dis_loadstore_mult(): load/store multiple

Reworked data processing instrs:
 - all dpi's are dealt with in dis_dataproc()
 - dis_shifter_op() finds the shift expression
   - directly if 'immediate', else via dis_shift(), dis_rotate
   - returns the shifter_carry_out
     (would rather not to do this... how to avoid it?!)

Added dis_loadstore_w_ub : load/store word|unsigned byte

First stab at dis_branch(), but not there yet.

Laid out disInstr to parse the entire arm instruction set.
 - was the easiest thing to do to avoid all the undefined and not-yet-implemented instructions.

Some work on flag calculations - not yet right!

git-svn-id: svn://svn.valgrind.org/vex/trunk@638

x86 guest/host: implement a whole bunch of SSE2 integer insns

git-svn-id: svn://svn.valgrind.org/vex/trunk@637

IR level for support of 128 integer SIMD operations.  Use this to do
SSE2 integer operations (x86 guest/host).

git-svn-id: svn://svn.valgrind.org/vex/trunk@636

Delete commented-out bits of the old UCode insn decoder.

git-svn-id: svn://svn.valgrind.org/vex/trunk@635

x86 guest: finish SSE2 floating point insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@634

x86 guest: another stack of SSE2 insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@633

x86 guest: Implement a whole bunch of SSE2 instructions, mostly
int-float conversions.  Very repetitive.

git-svn-id: svn://svn.valgrind.org/vex/trunk@632

Redundant-Get elimination: only do the substitution when the types
match.  Not doing so leads to incorrectly typed IR.

git-svn-id: svn://svn.valgrind.org/vex/trunk@631

Copy-n-paste 32x4 floating point stuff into 64x2 floating point stuff so
as to form a basis for SSE2 floating point support.

git-svn-id: svn://svn.valgrind.org/vex/trunk@630

Fix segfaults caused by the impedance matches in sys_sigprocmask.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3184

x86 guest: Implement various insns:
   ldmxcsr/stmxcsr
   fldenv/fstenv
   prefetch of various flavours (no-op for us)
   fclex (no-op for us)
   Some segment reg stuff, but nothing usable yet

git-svn-id: svn://svn.valgrind.org/vex/trunk@629

Tests for x86 fldenv/fstenv; also fix error in frstor test.

git-svn-id: svn://svn.valgrind.org/vex/trunk@628

Ensure VEX control parameters are sane.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3183

Ensure host CPU is in the state that VEX-generated code expects prior
to running any such code.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3182

Program for testing setting of MXCSR.

git-svn-id: svn://svn.valgrind.org/vex/trunk@627

Updated expected output

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3181

Use different register numbers in different register banks, so as to
expose bugs resulting from confusion of which register fields are
which during insn decode.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3180

Fix bug exposed by improved insn_sse test.

git-svn-id: svn://svn.valgrind.org/vex/trunk@626

Another test case, containing a lot of FP code, which generally stresses
iropt quite a lot.

git-svn-id: svn://svn.valgrind.org/vex/trunk@625

Move to new place.

git-svn-id: svn://svn.valgrind.org/vex/trunk@624

Contains most fpu, mmx and sse1 insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@623

Place for storing x86 original code files.

git-svn-id: svn://svn.valgrind.org/vex/trunk@622

Make small procedures to add/sub small amounts from esp.

git-svn-id: svn://svn.valgrind.org/vex/trunk@621

Finish SSE1 instructions!  Finallyatlast.

git-svn-id: svn://svn.valgrind.org/vex/trunk@620

Fix a load of confusion with SSE scalar float insns and memory.

git-svn-id: svn://svn.valgrind.org/vex/trunk@619

Even more SSE insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@618

x86 host/guest: even more SSE instructions

git-svn-id: svn://svn.valgrind.org/vex/trunk@617

Rationalisation/cleanup of float to/from int conversions and rounding
modes associated with them.

git-svn-id: svn://svn.valgrind.org/vex/trunk@616

Set host FPU mode to the default mode expected by VEX generated code.
ToDo: set SSE control word correctly too, and also D flag.

git-svn-id: svn://svn.valgrind.org/valgrind/trunk@3179

x86 guest/host: a whole bunch more SSE instructions.

git-svn-id: svn://svn.valgrind.org/vex/trunk@615

Add a bunch of easy SSE insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@614

Mucho messing around with x86 FP/SSE rounding modes etc.  As a result
implement a bunch of SSE float-int conversion insns.

git-svn-id: svn://svn.valgrind.org/vex/trunk@613

cleaned up dis_mov & dis_shift_lsl, and made a stab at dis_ldm_stm: load/store multiple

git-svn-id: svn://svn.valgrind.org/vex/trunk@612

Try to reduce the number of warnings gcc gives.

git-svn-id: svn://svn.valgrind.org/vex/trunk@611