]>
Commit | Line | Data |
---|---|---|
a61a21ef MT |
1 | From 44f757a6364a546359809d48c76b3debd26e77d4 Mon Sep 17 00:00:00 2001 |
2 | From: caiyinyu <caiyinyu@loongson.cn> | |
3 | Date: Thu, 26 Oct 2023 17:27:21 +0800 | |
4 | Subject: [PATCH 33/44] LoongArch: Delete excessively allocated memory. | |
5 | ||
6 | Backported from glibc 2.39 development. | |
7 | --- | |
8 | sysdeps/loongarch/dl-trampoline.h | 68 +++++++++++++++---------------- | |
9 | 1 file changed, 34 insertions(+), 34 deletions(-) | |
10 | ||
11 | diff --git a/sysdeps/loongarch/dl-trampoline.h b/sysdeps/loongarch/dl-trampoline.h | |
12 | index 02375286f8..99fcacab76 100644 | |
13 | --- a/sysdeps/loongarch/dl-trampoline.h | |
14 | +++ b/sysdeps/loongarch/dl-trampoline.h | |
15 | @@ -19,9 +19,9 @@ | |
16 | /* Assembler veneer called from the PLT header code for lazy loading. | |
17 | The PLT header passes its own args in t0-t2. */ | |
18 | #ifdef USE_LASX | |
19 | -# define FRAME_SIZE (-((-9 * SZREG - 8 * SZFREG - 8 * SZXREG) & ALMASK)) | |
20 | +# define FRAME_SIZE (-((-9 * SZREG - 8 * SZXREG) & ALMASK)) | |
21 | #elif defined USE_LSX | |
22 | -# define FRAME_SIZE (-((-9 * SZREG - 8 * SZFREG - 8 * SZVREG) & ALMASK)) | |
23 | +# define FRAME_SIZE (-((-9 * SZREG - 8 * SZVREG) & ALMASK)) | |
24 | #elif !defined __loongarch_soft_float | |
25 | # define FRAME_SIZE (-((-9 * SZREG - 8 * SZFREG) & ALMASK)) | |
26 | #else | |
27 | @@ -44,23 +44,23 @@ ENTRY (_dl_runtime_resolve) | |
28 | REG_S a7, sp, 8*SZREG | |
29 | ||
30 | #ifdef USE_LASX | |
31 | - xvst xr0, sp, 9*SZREG + 8*SZFREG + 0*SZXREG | |
32 | - xvst xr1, sp, 9*SZREG + 8*SZFREG + 1*SZXREG | |
33 | - xvst xr2, sp, 9*SZREG + 8*SZFREG + 2*SZXREG | |
34 | - xvst xr3, sp, 9*SZREG + 8*SZFREG + 3*SZXREG | |
35 | - xvst xr4, sp, 9*SZREG + 8*SZFREG + 4*SZXREG | |
36 | - xvst xr5, sp, 9*SZREG + 8*SZFREG + 5*SZXREG | |
37 | - xvst xr6, sp, 9*SZREG + 8*SZFREG + 6*SZXREG | |
38 | - xvst xr7, sp, 9*SZREG + 8*SZFREG + 7*SZXREG | |
39 | + xvst xr0, sp, 9*SZREG + 0*SZXREG | |
40 | + xvst xr1, sp, 9*SZREG + 1*SZXREG | |
41 | + xvst xr2, sp, 9*SZREG + 2*SZXREG | |
42 | + xvst xr3, sp, 9*SZREG + 3*SZXREG | |
43 | + xvst xr4, sp, 9*SZREG + 4*SZXREG | |
44 | + xvst xr5, sp, 9*SZREG + 5*SZXREG | |
45 | + xvst xr6, sp, 9*SZREG + 6*SZXREG | |
46 | + xvst xr7, sp, 9*SZREG + 7*SZXREG | |
47 | #elif defined USE_LSX | |
48 | - vst vr0, sp, 9*SZREG + 8*SZFREG + 0*SZVREG | |
49 | - vst vr1, sp, 9*SZREG + 8*SZFREG + 1*SZVREG | |
50 | - vst vr2, sp, 9*SZREG + 8*SZFREG + 2*SZVREG | |
51 | - vst vr3, sp, 9*SZREG + 8*SZFREG + 3*SZVREG | |
52 | - vst vr4, sp, 9*SZREG + 8*SZFREG + 4*SZVREG | |
53 | - vst vr5, sp, 9*SZREG + 8*SZFREG + 5*SZVREG | |
54 | - vst vr6, sp, 9*SZREG + 8*SZFREG + 6*SZVREG | |
55 | - vst vr7, sp, 9*SZREG + 8*SZFREG + 7*SZVREG | |
56 | + vst vr0, sp, 9*SZREG + 0*SZVREG | |
57 | + vst vr1, sp, 9*SZREG + 1*SZVREG | |
58 | + vst vr2, sp, 9*SZREG + 2*SZVREG | |
59 | + vst vr3, sp, 9*SZREG + 3*SZVREG | |
60 | + vst vr4, sp, 9*SZREG + 4*SZVREG | |
61 | + vst vr5, sp, 9*SZREG + 5*SZVREG | |
62 | + vst vr6, sp, 9*SZREG + 6*SZVREG | |
63 | + vst vr7, sp, 9*SZREG + 7*SZVREG | |
64 | #elif !defined __loongarch_soft_float | |
65 | FREG_S fa0, sp, 9*SZREG + 0*SZFREG | |
66 | FREG_S fa1, sp, 9*SZREG + 1*SZFREG | |
67 | @@ -92,23 +92,23 @@ ENTRY (_dl_runtime_resolve) | |
68 | REG_L a7, sp, 8*SZREG | |
69 | ||
70 | #ifdef USE_LASX | |
71 | - xvld xr0, sp, 9*SZREG + 8*SZFREG + 0*SZXREG | |
72 | - xvld xr1, sp, 9*SZREG + 8*SZFREG + 1*SZXREG | |
73 | - xvld xr2, sp, 9*SZREG + 8*SZFREG + 2*SZXREG | |
74 | - xvld xr3, sp, 9*SZREG + 8*SZFREG + 3*SZXREG | |
75 | - xvld xr4, sp, 9*SZREG + 8*SZFREG + 4*SZXREG | |
76 | - xvld xr5, sp, 9*SZREG + 8*SZFREG + 5*SZXREG | |
77 | - xvld xr6, sp, 9*SZREG + 8*SZFREG + 6*SZXREG | |
78 | - xvld xr7, sp, 9*SZREG + 8*SZFREG + 7*SZXREG | |
79 | + xvld xr0, sp, 9*SZREG + 0*SZXREG | |
80 | + xvld xr1, sp, 9*SZREG + 1*SZXREG | |
81 | + xvld xr2, sp, 9*SZREG + 2*SZXREG | |
82 | + xvld xr3, sp, 9*SZREG + 3*SZXREG | |
83 | + xvld xr4, sp, 9*SZREG + 4*SZXREG | |
84 | + xvld xr5, sp, 9*SZREG + 5*SZXREG | |
85 | + xvld xr6, sp, 9*SZREG + 6*SZXREG | |
86 | + xvld xr7, sp, 9*SZREG + 7*SZXREG | |
87 | #elif defined USE_LSX | |
88 | - vld vr0, sp, 9*SZREG + 8*SZFREG + 0*SZVREG | |
89 | - vld vr1, sp, 9*SZREG + 8*SZFREG + 1*SZVREG | |
90 | - vld vr2, sp, 9*SZREG + 8*SZFREG + 2*SZVREG | |
91 | - vld vr3, sp, 9*SZREG + 8*SZFREG + 3*SZVREG | |
92 | - vld vr4, sp, 9*SZREG + 8*SZFREG + 4*SZVREG | |
93 | - vld vr5, sp, 9*SZREG + 8*SZFREG + 5*SZVREG | |
94 | - vld vr6, sp, 9*SZREG + 8*SZFREG + 6*SZVREG | |
95 | - vld vr7, sp, 9*SZREG + 8*SZFREG + 7*SZVREG | |
96 | + vld vr0, sp, 9*SZREG + 0*SZVREG | |
97 | + vld vr1, sp, 9*SZREG + 1*SZVREG | |
98 | + vld vr2, sp, 9*SZREG + 2*SZVREG | |
99 | + vld vr3, sp, 9*SZREG + 3*SZVREG | |
100 | + vld vr4, sp, 9*SZREG + 4*SZVREG | |
101 | + vld vr5, sp, 9*SZREG + 5*SZVREG | |
102 | + vld vr6, sp, 9*SZREG + 6*SZVREG | |
103 | + vld vr7, sp, 9*SZREG + 7*SZVREG | |
104 | #elif !defined __loongarch_soft_float | |
105 | FREG_L fa0, sp, 9*SZREG + 0*SZFREG | |
106 | FREG_L fa1, sp, 9*SZREG + 1*SZFREG | |
107 | -- | |
108 | 2.39.2 | |
109 |