2 * Copyright (c) 2010-2012, NVIDIA CORPORATION. All rights reserved.
4 * SPDX-License-Identifier: GPL-2.0
7 #ifndef _TEGRA30_GPIO_H_
8 #define _TEGRA30_GPIO_H_
11 * The Tegra 3x GPIO controller has 246 GPIOS in 8 banks of 4 ports,
14 #define TEGRA_GPIO_PORTS 4 /* number of ports per bank */
15 #define TEGRA_GPIO_BANKS 8 /* number of banks */
17 #include <asm/arch-tegra/gpio.h>
19 /* GPIO Controller registers for a single bank */
20 struct gpio_ctlr_bank
{
21 uint gpio_config
[TEGRA_GPIO_PORTS
];
22 uint gpio_dir_out
[TEGRA_GPIO_PORTS
];
23 uint gpio_out
[TEGRA_GPIO_PORTS
];
24 uint gpio_in
[TEGRA_GPIO_PORTS
];
25 uint gpio_int_status
[TEGRA_GPIO_PORTS
];
26 uint gpio_int_enable
[TEGRA_GPIO_PORTS
];
27 uint gpio_int_level
[TEGRA_GPIO_PORTS
];
28 uint gpio_int_clear
[TEGRA_GPIO_PORTS
];
29 uint gpio_masked_config
[TEGRA_GPIO_PORTS
];
30 uint gpio_masked_dir_out
[TEGRA_GPIO_PORTS
];
31 uint gpio_masked_out
[TEGRA_GPIO_PORTS
];
32 uint gpio_masked_in
[TEGRA_GPIO_PORTS
];
33 uint gpio_masked_int_status
[TEGRA_GPIO_PORTS
];
34 uint gpio_masked_int_enable
[TEGRA_GPIO_PORTS
];
35 uint gpio_masked_int_level
[TEGRA_GPIO_PORTS
];
36 uint gpio_masked_int_clear
[TEGRA_GPIO_PORTS
];
40 struct gpio_ctlr_bank gpio_bank
[TEGRA_GPIO_BANKS
];
44 GPIO_PA0
= 0, /* pin 0 */
60 GPIO_PC0
, /* pin 16 */
68 GPIO_PD0
, /* pin 24 */
76 GPIO_PE0
, /* pin 32 */
84 GPIO_PF0
, /* pin 40 */
92 GPIO_PG0
, /* pin 48 */
100 GPIO_PH0
, /* pin 56 */
108 GPIO_PI0
, /* pin 64 */
116 GPIO_PJ0
, /* pin 72 */
124 GPIO_PK0
, /* pin 80 */
132 GPIO_PL0
, /* pin 88 */
140 GPIO_PM0
, /* pin 96 */
148 GPIO_PN0
, /* pin 104 */
156 GPIO_PO0
, /* pin 112 */
164 GPIO_PP0
, /* pin 120 */
172 GPIO_PQ0
, /* pin 128 */
180 GPIO_PR0
, /* pin 136 */
188 GPIO_PS0
, /* pin 144 */
196 GPIO_PT0
, /* pin 152 */
204 GPIO_PU0
, /* pin 160 */
212 GPIO_PV0
, /* pin 168 */
220 GPIO_PW0
, /* pin 176 */
228 GPIO_PX0
, /* pin 184 */
236 GPIO_PY0
, /* pin 192 */
244 GPIO_PZ0
, /* pin 200 */
252 GPIO_PAA0
, /* pin 208 */
260 GPIO_PBB0
, /* pin 216 */
268 GPIO_PCC0
, /* pin 224 */
276 GPIO_PDD0
, /* pin 232 */
284 GPIO_PEE0
, /* pin 240 */
291 GPIO_PEE7
, /* pin 247 */
294 #endif /* _TEGRA30_GPIO_H_ */