opcodes/rx-decode.opc

   1 /* -*- c -*- */
   2 #include <stdio.h>
   3 #include <stdlib.h>
   4 #include <string.h>
   5
   6 #include "config.h"
   7 #include "ansidecl.h"
   8 #include "opcode/rx.h"
   9
  10 #define RX_OPCODE_BIG_ENDIAN 0
  11
  12 typedef struct
  13 {
  14   RX_Opcode_Decoded * rx;
  15   int (* getbyte)(void *);
  16   void * ptr;
  17   unsigned char * op;
  18 } LocalData;
  19
  20 static int trace = 0;
  21
  22 #define BSIZE 0
  23 #define WSIZE 1
  24 #define LSIZE 2
  25
  26 /* These are for when the upper bits are "don't care" or "undefined".  */
  27 static int bwl[] =
  28 {
  29   RX_Byte,
  30   RX_Word,
  31   RX_Long
  32 };
  33
  34 static int sbwl[] =
  35 {
  36   RX_SByte,
  37   RX_SWord,
  38   RX_Long
  39 };
  40
  41 static int ubwl[] =
  42 {
  43   RX_UByte,
  44   RX_UWord,
  45   RX_Long
  46 };
  47
  48 static int memex[] =
  49 {
  50   RX_SByte,
  51   RX_SWord,
  52   RX_Long,
  53   RX_UWord
  54 };
  55
  56 #define ID(x) rx->id = RXO_##x
  57 #define OP(n,t,r,a) (rx->op[n].type = t, \
  58                      rx->op[n].reg = r,      \
  59                      rx->op[n].addend = a )
  60 #define OPs(n,t,r,a,s) (OP (n,t,r,a), \
  61                         rx->op[n].size = s )
  62
  63 /* This is for the BWL and BW bitfields.  */
  64 static int SCALE[] = { 1, 2, 4 };
  65 /* This is for the prefix size enum.  */
  66 static int PSCALE[] = { 4, 1, 1, 1, 2, 2, 2, 3, 4 };
  67
  68 static int flagmap[] = {0, 1, 2, 3, 0, 0, 0, 0,
  69                        16, 17, 0, 0, 0, 0, 0, 0 };
  70
  71 static int dsp3map[] = { 8, 9, 10, 3, 4, 5, 6, 7 };
  72
  73 /*
  74  *C     a constant (immediate) c
  75  *R     A register
  76  *I     Register indirect, no offset
  77  *Is    Register indirect, with offset
  78  *D     standard displacement: type (r,[r],dsp8,dsp16 code), register, BWL code
  79  *P     standard displacement: type (r,[r]), reg, assumes UByte
  80  *Pm    memex displacement: type (r,[r]), reg, memex code
  81  *cc    condition code.  */
  82
  83 #define DC(c)       OP (0, RX_Operand_Immediate, 0, c)
  84 #define DR(r)       OP (0, RX_Operand_Register,  r, 0)
  85 #define DI(r,a)     OP (0, RX_Operand_Indirect,  r, a)
  86 #define DIs(r,a,s)  OP (0, RX_Operand_Indirect,  r, (a) * SCALE[s])
  87 #define DD(t,r,s)   rx_disp (0, t, r, bwl[s], ld);
  88 #define DF(r)       OP (0, RX_Operand_Flag,  flagmap[r], 0)
  89
  90 #define SC(i)       OP (1, RX_Operand_Immediate, 0, i)
  91 #define SR(r)       OP (1, RX_Operand_Register,  r, 0)
  92 #define SI(r,a)     OP (1, RX_Operand_Indirect,  r, a)
  93 #define SIs(r,a,s)  OP (1, RX_Operand_Indirect,  r, (a) * SCALE[s])
  94 #define SD(t,r,s)   rx_disp (1, t, r, bwl[s], ld);
  95 #define SP(t,r)     rx_disp (1, t, r, (t!=3) ? RX_UByte : RX_Long, ld); P(t, 1);
  96 #define SPm(t,r,m)  rx_disp (1, t, r, memex[m], ld); rx->op[1].size = memex[m];
  97 #define Scc(cc)     OP (1, RX_Operand_Condition,  cc, 0)
  98
  99 #define S2C(i)      OP (2, RX_Operand_Immediate, 0, i)
 100 #define S2R(r)      OP (2, RX_Operand_Register,  r, 0)
 101 #define S2I(r,a)    OP (2, RX_Operand_Indirect,  r, a)
 102 #define S2Is(r,a,s) OP (2, RX_Operand_Indirect,  r, (a) * SCALE[s])
 103 #define S2D(t,r,s)  rx_disp (2, t, r, bwl[s], ld);
 104 #define S2P(t,r)    rx_disp (2, t, r, (t!=3) ? RX_UByte : RX_Long, ld); P(t, 2);
 105 #define S2Pm(t,r,m) rx_disp (2, t, r, memex[m], ld); rx->op[2].size = memex[m];
 106 #define S2cc(cc)    OP (2, RX_Operand_Condition,  cc, 0)
 107
 108 #define BWL(sz)     rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = bwl[sz]
 109 #define sBWL(sz)    rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = sbwl[sz]
 110 #define uBWL(sz)    rx->op[0].size = rx->op[1].size = rx->op[2].size = rx->size = ubwl[sz]
 111 #define P(t, n)     rx->op[n].size = (t!=3) ? RX_UByte : RX_Long;
 112
 113 #define F(f) store_flags(rx, f)
 114
 115 #define AU ATTRIBUTE_UNUSED
 116 #define GETBYTE() (ld->op [ld->rx->n_bytes++] = ld->getbyte (ld->ptr))
 117
 118 #define SYNTAX(x) rx->syntax = x
 119
 120 #define UNSUPPORTED() \
 121   rx->syntax = "*unknown*"
 122
 123 #define IMM(sf)   immediate (sf, 0, ld)
 124 #define IMMex(sf) immediate (sf, 1, ld)
 125
 126 static int
 127 immediate (int sfield, int ex, LocalData * ld)
 128 {
 129   unsigned long i = 0, j;
 130
 131   switch (sfield)
 132     {
 133 #define B ((unsigned long) GETBYTE())
 134     case 0:
 135 #if RX_OPCODE_BIG_ENDIAN
 136       i  = B;
 137       if (ex && (i & 0x80))
 138         i -= 0x100;
 139       i <<= 24;
 140       i |= B << 16;
 141       i |= B << 8;
 142       i |= B;
 143 #else
 144       i = B;
 145       i |= B << 8;
 146       i |= B << 16;
 147       j = B;
 148       if (ex && (j & 0x80))
 149         j -= 0x100;
 150       i |= j << 24;
 151 #endif
 152       break;
 153     case 3:
 154 #if RX_OPCODE_BIG_ENDIAN
 155       i  = B << 16;
 156       i |= B << 8;
 157       i |= B;
 158 #else
 159       i  = B;
 160       i |= B << 8;
 161       i |= B << 16;
 162 #endif
 163       if (ex && (i & 0x800000))
 164         i -= 0x1000000;
 165       break;
 166     case 2:
 167 #if RX_OPCODE_BIG_ENDIAN
 168       i |= B << 8;
 169       i |= B;
 170 #else
 171       i |= B;
 172       i |= B << 8;
 173 #endif
 174       if (ex && (i & 0x8000))
 175         i -= 0x10000;
 176       break;
 177     case 1:
 178       i |= B;
 179       if (ex && (i & 0x80))
 180         i -= 0x100;
 181       break;
 182     default:
 183       abort();
 184     }
 185   return i;
 186 }
 187
 188 static void
 189 rx_disp (int n, int type, int reg, int size, LocalData * ld)
 190 {
 191   int disp;
 192
 193   ld->rx->op[n].reg = reg;
 194   switch (type)
 195     {
 196     case 3:
 197       ld->rx->op[n].type = RX_Operand_Register;
 198       break;
 199     case 0:
 200       ld->rx->op[n].type = RX_Operand_Indirect;
 201       ld->rx->op[n].addend = 0;
 202       break;
 203     case 1:
 204       ld->rx->op[n].type = RX_Operand_Indirect;
 205       disp = GETBYTE ();
 206       ld->rx->op[n].addend = disp * PSCALE[size];
 207       break;
 208     case 2:
 209       ld->rx->op[n].type = RX_Operand_Indirect;
 210       disp = GETBYTE ();
 211 #if RX_OPCODE_BIG_ENDIAN
 212       disp = disp * 256 + GETBYTE ();
 213 #else
 214       disp = disp + GETBYTE () * 256;
 215 #endif
 216       ld->rx->op[n].addend = disp * PSCALE[size];
 217       break;
 218     default:
 219       abort ();
 220     }
 221 }
 222
 223 #define xO 8
 224 #define xS 4
 225 #define xZ 2
 226 #define xC 1
 227
 228 #define F_____
 229 #define F___ZC rx->flags_0 = rx->flags_s = xZ|xC;
 230 #define F__SZ_ rx->flags_0 = rx->flags_s = xS|xZ;
 231 #define F__SZC rx->flags_0 = rx->flags_s = xS|xZ|xC;
 232 #define F_0SZC rx->flags_0 = xO|xS|xZ|xC; rx->flags_s = xS|xZ|xC;
 233 #define F_O___ rx->flags_0 = rx->flags_s = xO;
 234 #define F_OS__ rx->flags_0 = rx->flags_s = xO|xS;
 235 #define F_OSZ_ rx->flags_0 = rx->flags_s = xO|xS|xZ;
 236 #define F_OSZC rx->flags_0 = rx->flags_s = xO|xS|xZ|xC;
 237
 238 int
 239 rx_decode_opcode (unsigned long pc AU,
 240                   RX_Opcode_Decoded * rx,
 241                   int (* getbyte)(void *),
 242                   void * ptr)
 243 {
 244   LocalData lds, * ld = &lds;
 245   unsigned char op[20] = {0};
 246
 247   lds.rx = rx;
 248   lds.getbyte = getbyte;
 249   lds.ptr = ptr;
 250   lds.op = op;
 251
 252   memset (rx, 0, sizeof (*rx));
 253   BWL(LSIZE);
 254
 255 /** VARY sz 00 01 10 */
 256
 257 /*----------------------------------------------------------------------*/
 258 /* MOV                                                                  */
 259
 260 /** 0111 0101 0100 rdst         mov%s   #%1, %0 */
 261   ID(mov); DR(rdst); SC(IMM (1)); F_____;
 262
 263 /** 1111 10sd rdst im sz        mov%s   #%1, %0 */
 264   ID(mov); sBWL (sz); DD(sd, rdst, sz); SC(IMMex(im)); F_____;
 265
 266 /** 0110 0110 immm rdst         mov%s   #%1, %0 */
 267   ID(mov); DR(rdst); SC(immm); F_____;
 268
 269 /** 0011 11sz d dst sppp                mov%s   #%1, %0 */
 270   ID(mov); sBWL (sz); DIs(dst, d*16+sppp, sz); SC(IMM(1)); F_____;
 271
 272 /** 11sz sd ss rsrc rdst        mov%s   %1, %0 */
 273   ID(mov); sBWL(sz); F_____;
 274   if ((ss == 3) && (sd != 3))
 275     {
 276       SD(ss, rdst, sz); DD(sd, rsrc, sz);
 277     }
 278   else
 279     {
 280       SD(ss, rsrc, sz); DD(sd, rdst, sz);
 281     }
 282
 283 /** 10sz 1dsp a src b dst       mov%s   %1, %0 */
 284   ID(mov); sBWL(sz); DR(dst); SIs(src, dsp*4+a*2+b, sz); F_____;
 285
 286 /** 10sz 0dsp a dst b src       mov%s   %1, %0 */
 287   ID(mov); sBWL(sz); DIs(dst, dsp*4+a*2+b, sz); SR(src); F_____;
 288
 289 /** 1111 1110 01sz isrc bsrc rdst       mov%s   [%1, %2], %0 */
 290   ID(movbi); sBWL(sz); DR(rdst); SR(isrc); S2R(bsrc); F_____;
 291
 292 /** 1111 1110 00sz isrc bsrc rdst       mov%s   %0, [%1, %2] */
 293   ID(movbir); sBWL(sz); DR(rdst); SR(isrc); S2R(bsrc); F_____;
 294
 295 /** 1111 1110 11sz isrc bsrc rdst       movu%s  [%1, %2], %0 */
 296   ID(movbi); uBWL(sz); DR(rdst); SR(isrc); S2R(bsrc); F_____;
 297
 298 /** 1111 1101 0010 0p sz rdst rsrc      mov%s   %1, %0 */
 299   ID(mov); sBWL (sz); SR(rsrc); F_____;
 300   OP(0, p ? RX_Operand_Predec : RX_Operand_Postinc, rdst, 0);
 301
 302 /** 1111 1101 0010 1p sz rsrc rdst      mov%s   %1, %0 */
 303   ID(mov); sBWL (sz); DR(rdst); F_____;
 304   OP(1, p ? RX_Operand_Predec : RX_Operand_Postinc, rsrc, 0);
 305
 306 /** 1011 w dsp a src b dst      movu%s  %1, %0 */
 307   ID(mov); uBWL(w); DR(dst); SIs(src, dsp*4+a*2+b, w); F_____;
 308
 309 /** 0101 1 s ss rsrc rdst       movu%s  %1, %0 */
 310   ID(mov); uBWL(s); SD(ss, rsrc, s); DR(rdst); F_____;
 311
 312 /** 1111 1101 0011 1p sz rsrc rdst      movu%s  %1, %0 */
 313   ID(mov); uBWL (sz); DR(rdst); F_____;
 314    OP(1, p ? RX_Operand_Predec : RX_Operand_Postinc, rsrc, 0);
 315
 316 /*----------------------------------------------------------------------*/
 317 /* PUSH/POP                                                             */
 318
 319 /** 0110 1111 dsta dstb         popm    %1-%2 */
 320   ID(popm); SR(dsta); S2R(dstb); F_____;
 321
 322 /** 0110 1110 dsta dstb         pushm   %1-%2 */
 323   ID(pushm); SR(dsta); S2R(dstb); F_____;
 324
 325 /** 0111 1110 1011 rdst         pop     %0 */
 326   ID(mov); OP(1, RX_Operand_Postinc, 0, 0); DR(rdst); F_____;
 327
 328 /** 0111 1110 10sz rsrc         push%s  %1 */
 329   ID(mov); BWL(sz); OP(0, RX_Operand_Predec, 0, 0); SR(rsrc); F_____;
 330
 331 /** 1111 01ss rsrc 10sz         push%s  %1 */
 332   ID(mov); BWL(sz); OP(0, RX_Operand_Predec, 0, 0); SD(ss, rsrc, sz); F_____;
 333
 334 /*----------------------------------------------------------------------*/
 335 /* XCHG                                                                 */
 336
 337 /** 1111 1100 0100 00ss rsrc rdst       xchg    %1%S1, %0 */
 338   ID(xchg); DR(rdst); SP(ss, rsrc);
 339
 340 /** 0000 0110 mx10 00ss 0001 0000 rsrc rdst     xchg    %1%S1, %0 */
 341   ID(xchg); DR(rdst); SPm(ss, rsrc, mx);
 342
 343 /*----------------------------------------------------------------------*/
 344 /* STZ/STNZ                                                             */
 345
 346 /** 1111 1101 0111 im00 1110rdst        stz     #%1, %0 */
 347   ID(stcc); SC(IMMex(im)); DR(rdst); S2cc(RXC_z);
 348
 349 /** 1111 1101 0111 im00 1111rdst        stnz    #%1, %0 */
 350   ID(stcc); SC(IMMex(im)); DR(rdst); S2cc(RXC_nz);
 351
 352 /*----------------------------------------------------------------------*/
 353 /* RTSD                                                                 */
 354
 355 /** 0110 0111                   rtsd    #%1 */
 356   ID(rtsd); SC(IMM(1) * 4);
 357
 358 /** 0011 1111 rega regb         rtsd    #%1, %2-%0 */
 359   ID(rtsd); SC(IMM(1) * 4); S2R(rega); DR(regb);
 360
 361 /*----------------------------------------------------------------------*/
 362 /* AND                                                                  */
 363
 364 /** 0110 0100 immm rdst                 and     #%1, %0 */
 365   ID(and); SC(immm); DR(rdst); F__SZ_;
 366
 367 /** 0111 01im 0010 rdst                 and     #%1, %0 */
 368   ID(and); SC(IMMex(im)); DR(rdst); F__SZ_;
 369
 370 /** 0101 00ss rsrc rdst                 and     %1%S1, %0 */
 371   ID(and); SP(ss, rsrc); DR(rdst); F__SZ_;
 372
 373 /** 0000 0110 mx01 00ss rsrc rdst       and     %1%S1, %0 */
 374   ID(and); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
 375
 376 /** 1111 1111 0100 rdst srca srcb       and     %2, %1, %0 */
 377   ID(and); DR(rdst); SR(srcb); S2R(srca); F__SZ_;
 378
 379 /*----------------------------------------------------------------------*/
 380 /* OR                                                                   */
 381
 382 /** 0110 0101 immm rdst                 or      #%1, %0 */
 383   ID(or); SC(immm); DR(rdst); F__SZ_;
 384
 385 /** 0111 01im 0011 rdst                 or      #%1, %0 */
 386   ID(or); SC(IMMex(im)); DR(rdst); F__SZ_;
 387
 388 /** 0101 01ss rsrc rdst                 or      %1%S1, %0 */
 389   ID(or); SP(ss, rsrc); DR(rdst); F__SZ_;
 390
 391 /** 0000 0110 mx01 01ss rsrc rdst                       or      %1%S1, %0 */
 392   ID(or); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
 393
 394 /** 1111 1111 0101 rdst srca srcb       or      %2, %1, %0 */
 395   ID(or); DR(rdst); SR(srcb); S2R(srca); F__SZ_;
 396
 397 /*----------------------------------------------------------------------*/
 398 /* XOR                                                                  */
 399
 400 /** 1111 1101 0111 im00 1101rdst        xor     #%1, %0 */
 401   ID(xor); SC(IMMex(im)); DR(rdst); F__SZ_;
 402
 403 /** 1111 1100 0011 01ss rsrc rdst       xor     %1%S1, %0 */
 404   ID(xor); SP(ss, rsrc); DR(rdst); F__SZ_;
 405
 406 /** 0000 0110 mx10 00ss 0000 1101 rsrc rdst     xor     %1%S1, %0 */
 407   ID(xor); SPm(ss, rsrc, mx); DR(rdst); F__SZ_;
 408
 409 /*----------------------------------------------------------------------*/
 410 /* NOT                                                                  */
 411
 412 /** 0111 1110 0000 rdst                 not     %0 */
 413   ID(xor); DR(rdst); SR(rdst); S2C(~0); F__SZ_;
 414
 415 /** 1111 1100 0011 1011 rsrc rdst       not     %1, %0 */
 416   ID(xor); DR(rdst); SR(rsrc); S2C(~0); F__SZ_;
 417
 418 /*----------------------------------------------------------------------*/
 419 /* TST                                                                  */
 420
 421 /** 1111 1101 0111 im00 1100rdst        tst     #%1, %2 */
 422   ID(and); SC(IMMex(im)); S2R(rdst); F__SZ_;
 423
 424 /** 1111 1100 0011 00ss rsrc rdst       tst     %1%S1, %2 */
 425   ID(and); SP(ss, rsrc); S2R(rdst); F__SZ_;
 426
 427 /** 0000 0110 mx10 00ss 0000 1100 rsrc rdst     tst     %1%S1, %2 */
 428   ID(and); SPm(ss, rsrc, mx); S2R(rdst); F__SZ_;
 429
 430 /*----------------------------------------------------------------------*/
 431 /* NEG                                                                  */
 432
 433 /** 0111 1110 0001 rdst                 neg     %0 */
 434   ID(sub); DR(rdst); SC(0); S2R(rdst); F_OSZC;
 435
 436 /** 1111 1100 0000 0111 rsrc rdst       neg     %2, %0 */
 437   ID(sub); DR(rdst); SC(0); S2R(rsrc); F_OSZC;
 438
 439 /*----------------------------------------------------------------------*/
 440 /* ADC                                                                  */
 441
 442 /** 1111 1101 0111 im00 0010rdst        adc     #%1, %0 */
 443   ID(adc); SC(IMMex(im)); DR(rdst); F_OSZC;
 444
 445 /** 1111 1100 0000 1011 rsrc rdst       adc     %1, %0 */
 446   ID(adc); SR(rsrc); DR(rdst); F_OSZC;
 447
 448 /** 0000 0110 1010 00ss 0000 0010 rsrc rdst     adc     %1%S1, %0 */
 449   ID(adc); SPm(ss, rsrc, 2); DR(rdst); F_OSZC;
 450
 451 /*----------------------------------------------------------------------*/
 452 /* ADD                                                                  */
 453
 454 /** 0110 0010 immm rdst                 add     #%1, %0 */
 455   ID(add); SC(immm); DR(rdst); F_OSZC;
 456
 457 /** 0100 10ss rsrc rdst                 add     %1%S1, %0 */
 458   ID(add); SP(ss, rsrc); DR(rdst); F_OSZC;
 459
 460 /** 0000 0110 mx00 10ss rsrc rdst       add     %1%S1, %0 */
 461   ID(add); SPm(ss, rsrc, mx); DR(rdst); F_OSZC;
 462
 463 /** 0111 00im rsrc rdst                 add     #%1, %2, %0 */
 464   ID(add); SC(IMMex(im)); S2R(rsrc); DR(rdst); F_OSZC;
 465
 466 /** 1111 1111 0010 rdst srca srcb       add     %2, %1, %0 */
 467   ID(add); DR(rdst); SR(srcb); S2R(srca); F_OSZC;
 468
 469 /*----------------------------------------------------------------------*/
 470 /* CMP                                                                  */
 471
 472 /** 0110 0001 immm rdst                 cmp     #%2, %1 */
 473   ID(sub); S2C(immm); SR(rdst); F_OSZC;
 474
 475 /** 0111 01im 0000 rsrc         cmp     #%2, %1%S1 */
 476   ID(sub); SR(rsrc); S2C(IMMex(im)); F_OSZC;
 477
 478 /** 0111 0101 0101 rsrc                 cmp     #%2, %1 */
 479   ID(sub); SR(rsrc); S2C(IMM(1)); F_OSZC;
 480
 481 /** 0100 01ss rsrc rdst         cmp     %2%S2, %1 */
 482   ID(sub); S2P(ss, rsrc); SR(rdst); F_OSZC;
 483
 484 /** 0000 0110 mx00 01ss rsrc rdst               cmp     %2%S2, %1 */
 485   ID(sub); S2Pm(ss, rsrc, mx); SR(rdst); F_OSZC;
 486
 487 /*----------------------------------------------------------------------*/
 488 /* SUB                                                                  */
 489
 490 /** 0110 0000 immm rdst                 sub     #%2, %0 */
 491   ID(sub); S2C(immm); SR(rdst); DR(rdst); F_OSZC;
 492
 493 /** 0100 00ss rsrc rdst                 sub     %2%S2, %1 */
 494   ID(sub); S2P(ss, rsrc); SR(rdst); DR(rdst); F_OSZC;
 495
 496 /** 0000 0110 mx00 00ss rsrc rdst                       sub     %2%S2, %1 */
 497   ID(sub); S2Pm(ss, rsrc, mx); SR(rdst); DR(rdst); F_OSZC;
 498
 499 /** 1111 1111 0000 rdst srca srcb       sub     %2, %1, %0 */
 500   ID(sub); DR(rdst); SR(srcb); S2R(srca); F_OSZC;
 501
 502 /*----------------------------------------------------------------------*/
 503 /* SBB                                                                  */
 504
 505 /** 1111 1100 0000 0011 rsrc rdst       sbb     %1, %0 */
 506   ID(sbb); SR (rsrc); DR(rdst); F_OSZC;
 507
 508   /* FIXME: only supports .L */
 509 /** 0000 0110 mx10 00sp 0000 0000 rsrc rdst     sbb     %1%S1, %0 */
 510   ID(sbb); SPm(sp, rsrc, mx); DR(rdst); F_OSZC;
 511
 512 /*----------------------------------------------------------------------*/
 513 /* ABS                                                                  */
 514
 515 /** 0111 1110 0010 rdst                 abs     %0 */
 516   ID(abs); DR(rdst); SR(rdst); F_OSZ_;
 517
 518 /** 1111 1100 0000 1111 rsrc rdst       abs     %1, %0 */
 519   ID(abs); DR(rdst); SR(rsrc); F_OSZ_;
 520
 521 /*----------------------------------------------------------------------*/
 522 /* MAX                                                                  */
 523
 524 /** 1111 1101 0111 im00 0100rdst        max     #%1, %0 */
 525   ID(max); DR(rdst); SC(IMMex(im));
 526
 527 /** 1111 1100 0001 00ss rsrc rdst       max     %1%S1, %0 */
 528   ID(max); SP(ss, rsrc); DR(rdst);
 529
 530 /** 0000 0110 mx10 00ss 0000 0100 rsrc rdst     max     %1%S1, %0 */
 531   ID(max); SPm(ss, rsrc, mx); DR(rdst);
 532
 533 /*----------------------------------------------------------------------*/
 534 /* MIN                                                                  */
 535
 536 /** 1111 1101 0111 im00 0101rdst        min     #%1, %0 */
 537   ID(min); DR(rdst); SC(IMMex(im));
 538
 539 /** 1111 1100 0001 01ss rsrc rdst       min     %1%S1, %0 */
 540   ID(min); SP(ss, rsrc); DR(rdst);
 541
 542 /** 0000 0110 mx10 00ss 0000 0101 rsrc rdst     min     %1%S1, %0 */
 543   ID(min); SPm(ss, rsrc, mx); DR(rdst);
 544
 545 /*----------------------------------------------------------------------*/
 546 /* MUL                                                                  */
 547
 548 /** 0110 0011 immm rdst                 mul     #%1, %0 */
 549   ID(mul); DR(rdst); SC(immm); F_____;
 550
 551 /** 0111 01im 0001rdst                  mul     #%1, %0 */
 552   ID(mul); DR(rdst); SC(IMMex(im)); F_____;
 553
 554 /** 0100 11ss rsrc rdst                 mul     %1%S1, %0 */
 555   ID(mul); SP(ss, rsrc); DR(rdst); F_____;
 556
 557 /** 0000 0110 mx00 11ss rsrc rdst       mul     %1%S1, %0 */
 558   ID(mul); SPm(ss, rsrc, mx); DR(rdst); F_____;
 559
 560 /** 1111 1111 0011 rdst srca srcb       mul     %2, %1, %0 */
 561   ID(mul); DR(rdst); SR(srcb); S2R(srca); F_____;
 562
 563 /*----------------------------------------------------------------------*/
 564 /* EMUL                                                                 */
 565
 566 /** 1111 1101 0111 im00 0110rdst        emul    #%1, %0 */
 567   ID(emul); DR(rdst); SC(IMMex(im));
 568
 569 /** 1111 1100 0001 10ss rsrc rdst       emul    %1%S1, %0 */
 570   ID(emul); SP(ss, rsrc); DR(rdst);
 571
 572 /** 0000 0110 mx10 00ss 0000 0110 rsrc rdst     emul    %1%S1, %0 */
 573   ID(emul); SPm(ss, rsrc, mx); DR(rdst);
 574
 575 /*----------------------------------------------------------------------*/
 576 /* EMULU                                                                        */
 577
 578 /** 1111 1101 0111 im00 0111rdst        emulu   #%1, %0 */
 579   ID(emulu); DR(rdst); SC(IMMex(im));
 580
 581 /** 1111 1100 0001 11ss rsrc rdst       emulu   %1%S1, %0 */
 582   ID(emulu); SP(ss, rsrc); DR(rdst);
 583
 584 /** 0000 0110 mx10 00ss 0000 0111 rsrc rdst     emulu   %1%S1, %0 */
 585   ID(emulu); SPm(ss, rsrc, mx); DR(rdst);
 586
 587 /*----------------------------------------------------------------------*/
 588 /* DIV                                                                  */
 589
 590 /** 1111 1101 0111 im00 1000rdst        div     #%1, %0 */
 591   ID(div); DR(rdst); SC(IMMex(im)); F_O___;
 592
 593 /** 1111 1100 0010 00ss rsrc rdst       div     %1%S1, %0 */
 594   ID(div); SP(ss, rsrc); DR(rdst); F_O___;
 595
 596 /** 0000 0110 mx10 00ss 0000 1000 rsrc rdst     div     %1%S1, %0 */
 597   ID(div); SPm(ss, rsrc, mx); DR(rdst); F_O___;
 598
 599 /*----------------------------------------------------------------------*/
 600 /* DIVU                                                                 */
 601
 602 /** 1111 1101 0111 im00 1001rdst        divu    #%1, %0 */
 603   ID(divu); DR(rdst); SC(IMMex(im)); F_O___;
 604
 605 /** 1111 1100 0010 01ss rsrc rdst       divu    %1%S1, %0 */
 606   ID(divu); SP(ss, rsrc); DR(rdst); F_O___;
 607
 608 /** 0000 0110 mx10 00ss 0000 1001 rsrc rdst     divu    %1%S1, %0 */
 609   ID(divu); SPm(ss, rsrc, mx); DR(rdst); F_O___;
 610
 611 /*----------------------------------------------------------------------*/
 612 /* SHIFT                                                                */
 613
 614 /** 0110 110i mmmm rdst                 shll    #%2, %0 */
 615   ID(shll); S2C(i*16+mmmm); SR(rdst); DR(rdst); F_OSZC;
 616
 617 /** 1111 1101 0110 0010 rsrc rdst       shll    %2, %0 */
 618   ID(shll); S2R(rsrc); SR(rdst); DR(rdst); F_OSZC;
 619
 620 /** 1111 1101 110immmm rsrc rdst        shll    #%2, %1, %0 */
 621   ID(shll); S2C(immmm); SR(rsrc); DR(rdst); F_OSZC;
 622
 623
 624 /** 0110 101i mmmm rdst                 shar    #%2, %0 */
 625   ID(shar); S2C(i*16+mmmm); SR(rdst); DR(rdst); F_0SZC;
 626
 627 /** 1111 1101 0110 0001 rsrc rdst       shar    %2, %0 */
 628   ID(shar); S2R(rsrc); SR(rdst); DR(rdst); F_0SZC;
 629
 630 /** 1111 1101 101immmm rsrc rdst        shar    #%2, %1, %0 */
 631   ID(shar); S2C(immmm); SR(rsrc); DR(rdst); F_0SZC;
 632
 633
 634 /** 0110 100i mmmm rdst                 shlr    #%2, %0 */
 635   ID(shlr); S2C(i*16+mmmm); SR(rdst); DR(rdst); F__SZC;
 636
 637 /** 1111 1101 0110 0000 rsrc rdst       shlr    %2, %0 */
 638   ID(shlr); S2R(rsrc); SR(rdst); DR(rdst); F__SZC;
 639
 640 /** 1111 1101 100immmm rsrc rdst        shlr    #%2, %1, %0 */
 641   ID(shlr); S2C(immmm); SR(rsrc); DR(rdst); F__SZC;
 642
 643 /*----------------------------------------------------------------------*/
 644 /* ROTATE                                                               */
 645
 646 /** 0111 1110 0101 rdst                 rolc    %0 */
 647   ID(rolc); DR(rdst); F__SZC;
 648
 649 /** 0111 1110 0100 rdst                 rorc    %0 */
 650   ID(rorc); DR(rdst); F__SZC;
 651
 652 /** 1111 1101 0110 111i mmmm rdst       rotl    #%1, %0 */
 653   ID(rotl); SC(i*16+mmmm); DR(rdst); F__SZC;
 654
 655 /** 1111 1101 0110 0110 rsrc rdst       rotl    %1, %0 */
 656   ID(rotl); SR(rsrc); DR(rdst); F__SZC;
 657
 658 /** 1111 1101 0110 110i mmmm rdst       rotr    #%1, %0 */
 659   ID(rotr); SC(i*16+mmmm); DR(rdst); F__SZC;
 660
 661 /** 1111 1101 0110 0100 rsrc rdst       rotr    %1, %0 */
 662   ID(rotr); SR(rsrc); DR(rdst); F__SZC;
 663
 664 /** 1111 1101 0110 0101 rsrc rdst       revw    %1, %0 */
 665   ID(revw); SR(rsrc); DR(rdst);
 666
 667 /** 1111 1101 0110 0111 rsrc rdst       revl    %1, %0 */
 668   ID(revl); SR(rsrc); DR(rdst);
 669
 670 /*----------------------------------------------------------------------*/
 671 /* BRANCH                                                               */
 672
 673 /** 0001 n dsp                  b%1.s   %a0 */
 674   ID(branch); Scc(n); DC(pc + dsp3map[dsp]);
 675
 676 /** 0010 cond                   b%1.b   %a0 */
 677   ID(branch); Scc(cond); DC(pc + IMMex (1));
 678
 679 /** 0011 101c                   b%1.w   %a0 */
 680   ID(branch); Scc(c); DC(pc + IMMex (2));
 681
 682
 683 /** 0000 1dsp                   bra.s   %a0 */
 684   ID(branch); Scc(RXC_always); DC(pc + dsp3map[dsp]);
 685
 686 /** 0010 1110                   bra.b   %a0 */
 687   ID(branch); Scc(RXC_always); DC(pc + IMMex(1));
 688
 689 /** 0011 1000                   bra.w   %a0 */
 690   ID(branch); Scc(RXC_always); DC(pc + IMMex(2));
 691
 692 /** 0000 0100                   bra.a   %a0 */
 693   ID(branch); Scc(RXC_always); DC(pc + IMMex(3));
 694
 695 /** 0111 1111 0100 rsrc         bra.l   %0 */
 696   ID(branchrel); Scc(RXC_always); DR(rsrc);
 697
 698
 699 /** 0111 1111 0000 rsrc         jmp     %0 */
 700   ID(branch); Scc(RXC_always); DR(rsrc);
 701
 702 /** 0111 1111 0001 rsrc         jsr     %0 */
 703   ID(jsr); DR(rsrc);
 704
 705 /** 0011 1001                   bsr.w   %a0 */
 706   ID(jsr); DC(pc + IMMex(2));
 707
 708 /** 0000 0101                   bsr.a   %a0 */
 709   ID(jsr); DC(pc + IMMex(3));
 710
 711 /** 0111 1111 0101 rsrc         bsr.l   %0 */
 712   ID(jsrrel); DR(rsrc);
 713
 714 /** 0000 0010                   rts */
 715   ID(rts);
 716
 717 /*----------------------------------------------------------------------*/
 718 /* NOP                                                          */
 719
 720 /** 0000 0011                   nop */
 721   ID(nop);
 722
 723 /*----------------------------------------------------------------------*/
 724 /* STRING FUNCTIONS                                                     */
 725
 726 /** 0111 1111 1000 0011         scmpu */
 727   ID(scmpu); F___ZC;
 728
 729 /** 0111 1111 1000 0111         smovu */
 730   ID(smovu);
 731
 732 /** 0111 1111 1000 1011         smovb */
 733   ID(smovb);
 734
 735 /** 0111 1111 1000 00sz         suntil%s */
 736   ID(suntil); BWL(sz); F___ZC;
 737
 738 /** 0111 1111 1000 01sz         swhile%s */
 739   ID(swhile); BWL(sz); F___ZC;
 740
 741 /** 0111 1111 1000 1111         smovf */
 742   ID(smovf);
 743
 744 /** 0111 1111 1000 10sz         sstr%s */
 745   ID(sstr); BWL(sz);
 746
 747 /*----------------------------------------------------------------------*/
 748 /* RMPA                                                                 */
 749
 750 /** 0111 1111 1000 11sz         rmpa%s */
 751   ID(rmpa); BWL(sz); F_OS__;
 752
 753 /*----------------------------------------------------------------------*/
 754 /* HI/LO stuff                                                          */
 755
 756 /** 1111 1101 0000 0000 srca srcb       mulhi   %1, %2 */
 757   ID(mulhi); SR(srca); S2R(srcb); F_____;
 758
 759 /** 1111 1101 0000 0001 srca srcb       mullo   %1, %2 */
 760   ID(mullo); SR(srca); S2R(srcb); F_____;
 761
 762 /** 1111 1101 0000 0100 srca srcb       machi   %1, %2 */
 763   ID(machi); SR(srca); S2R(srcb); F_____;
 764
 765 /** 1111 1101 0000 0101 srca srcb       maclo   %1, %2 */
 766   ID(maclo); SR(srca); S2R(srcb); F_____;
 767
 768 /** 1111 1101 0001 0111 0000 rsrc       mvtachi %1 */
 769   ID(mvtachi); SR(rsrc); F_____;
 770
 771 /** 1111 1101 0001 0111 0001 rsrc       mvtaclo %1 */
 772   ID(mvtaclo); SR(rsrc); F_____;
 773
 774 /** 1111 1101 0001 1111 0000 rdst       mvfachi %0 */
 775   ID(mvfachi); DR(rdst); F_____;
 776
 777 /** 1111 1101 0001 1111 0010 rdst       mvfacmi %0 */
 778   ID(mvfacmi); DR(rdst); F_____;
 779
 780 /** 1111 1101 0001 1111 0001 rdst       mvfaclo %0 */
 781   ID(mvfaclo); DR(rdst); F_____;
 782
 783 /** 1111 1101 0001 1000 000i 0000       racw    #%1 */
 784   ID(racw); SC(i+1); F_____;
 785
 786 /*----------------------------------------------------------------------*/
 787 /* SAT                                                                  */
 788
 789 /** 0111 1110 0011 rdst         sat     %0 */
 790   ID(sat); DR (rdst);
 791
 792 /** 0111 1111 1001 0011         satr */
 793   ID(satr);
 794
 795 /*----------------------------------------------------------------------*/
 796 /* FLOAT                                                                */
 797
 798 /** 1111 1101 0111 0010 0010 rdst       fadd    #%1, %0 */
 799   ID(fadd); DR(rdst); SC(IMM(0)); F__SZ_;
 800
 801 /** 1111 1100 1000 10sd rsrc rdst       fadd    %1%S1, %0 */
 802   ID(fadd); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 803
 804 /** 1111 1101 0111 0010 0001 rdst       fcmp    #%1, %0 */
 805   ID(fcmp); DR(rdst); SC(IMM(0)); F_OSZ_;
 806
 807 /** 1111 1100 1000 01sd rsrc rdst       fcmp    %1%S1, %0 */
 808   ID(fcmp); DR(rdst); SD(sd, rsrc, LSIZE); F_OSZ_;
 809
 810 /** 1111 1101 0111 0010 0000 rdst       fsub    #%1, %0 */
 811   ID(fsub); DR(rdst); SC(IMM(0)); F__SZ_;
 812
 813 /** 1111 1100 1000 00sd rsrc rdst       fsub    %1%S1, %0 */
 814   ID(fsub); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 815
 816 /** 1111 1100 1001 01sd rsrc rdst       ftoi    %1%S1, %0 */
 817   ID(ftoi); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 818
 819 /** 1111 1101 0111 0010 0011 rdst       fmul    #%1, %0 */
 820   ID(fmul); DR(rdst); SC(IMM(0)); F__SZ_;
 821
 822 /** 1111 1100 1000 11sd rsrc rdst       fmul    %1%S1, %0 */
 823   ID(fmul); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 824
 825 /** 1111 1101 0111 0010 0100 rdst       fdiv    #%1, %0 */
 826   ID(fdiv); DR(rdst); SC(IMM(0)); F__SZ_;
 827
 828 /** 1111 1100 1001 00sd rsrc rdst       fdiv    %1%S1, %0 */
 829   ID(fdiv); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 830
 831 /** 1111 1100 1001 10sd rsrc rdst       round   %1%S1, %0 */
 832   ID(round); DR(rdst); SD(sd, rsrc, LSIZE); F__SZ_;
 833
 834 /** 1111 1100 0100 01sd rsrc rdst       itof    %1%S1, %0 */
 835   ID(itof); DR (rdst); SP(sd, rsrc); F__SZ_;
 836
 837 /** 0000 0110 mx10 00sd 0001 0001 rsrc rdst     itof    %1%S1, %0 */
 838   ID(itof); DR (rdst); SPm(sd, rsrc, mx); F__SZ_;
 839
 840 /*----------------------------------------------------------------------*/
 841 /* BIT OPS                                                              */
 842
 843 /** 1111 00sd rdst 0bit                 bset    #%1, %0%S0 */
 844   ID(bset); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE); F_____;
 845
 846 /** 1111 1100 0110 00sd rdst rsrc       bset    %1, %0%S0 */
 847   ID(bset); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE); F_____;
 848
 849 /** 0111 100b ittt rdst                 bset    #%1, %0 */
 850   ID(bset); BWL(LSIZE); SC(b*16+ittt); DR(rdst); F_____;
 851
 852
 853 /** 1111 00sd rdst 1bit                 bclr    #%1, %0%S0 */
 854   ID(bclr); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE); F_____;
 855
 856 /** 1111 1100 0110 01sd rdst rsrc       bclr    %1, %0%S0 */
 857   ID(bclr); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE); F_____;
 858
 859 /** 0111 101b ittt rdst                 bclr    #%1, %0 */
 860   ID(bclr); BWL(LSIZE); SC(b*16+ittt); DR(rdst); F_____;
 861
 862
 863 /** 1111 01sd rdst 0bit                 btst    #%2, %1%S1 */
 864   ID(btst); BWL(BSIZE); S2C(bit); SD(sd, rdst, BSIZE); F___ZC;
 865
 866 /** 1111 1100 0110 10sd rdst rsrc       btst    %2, %1%S1 */
 867   ID(btst); BWL(BSIZE); S2R(rsrc); SD(sd, rdst, BSIZE); F___ZC;
 868
 869 /** 0111 110b ittt rdst                 btst    #%2, %1 */
 870   ID(btst); BWL(LSIZE); S2C(b*16+ittt); SR(rdst); F___ZC;
 871
 872
 873 /** 1111 1100 111bit sd rdst 1111       bnot    #%1, %0%S0 */
 874   ID(bnot); BWL(BSIZE); SC(bit); DD(sd, rdst, BSIZE);
 875
 876 /** 1111 1100 0110 11sd rdst rsrc       bnot    %1, %0%S0 */
 877   ID(bnot); BWL(BSIZE); SR(rsrc); DD(sd, rdst, BSIZE);
 878
 879 /** 1111 1101 111bittt 1111 rdst        bnot    #%1, %0 */
 880   ID(bnot); BWL(LSIZE); SC(bittt); DR(rdst);
 881
 882
 883 /** 1111 1100 111bit sd rdst cond       bm%2    #%1, %0%S0 */
 884   ID(bmcc); BWL(BSIZE); S2cc(cond); SC(bit); DD(sd, rdst, BSIZE);
 885
 886 /** 1111 1101 111 bittt cond rdst       bm%2    #%1, %0%S0 */
 887   ID(bmcc); BWL(LSIZE); S2cc(cond); SC(bittt); DR(rdst);
 888
 889 /*----------------------------------------------------------------------*/
 890 /* CONTROL REGISTERS                                                    */
 891
 892 /** 0111 1111 1011 rdst                 clrpsw  %0 */
 893   ID(clrpsw); DF(rdst);
 894
 895 /** 0111 1111 1010 rdst                 setpsw  %0 */
 896   ID(setpsw); DF(rdst);
 897
 898 /** 0111 0101 0111 0000 0000 immm       mvtipl  #%1 */
 899   ID(mvtipl); SC(immm);
 900
 901 /** 0111 1110 111 crdst                 popc    %0 */
 902   ID(mov); OP(1, RX_Operand_Postinc, 0, 0); DR(crdst + 16);
 903
 904 /** 0111 1110 110 crsrc                 pushc   %1 */
 905   ID(mov); OP(0, RX_Operand_Predec, 0, 0); SR(crsrc + 16);
 906
 907 /** 1111 1101 0111 im11 000crdst        mvtc    #%1, %0 */
 908   ID(mov); SC(IMMex(im)); DR(crdst + 16);
 909
 910 /** 1111 1101 0110 100c rsrc rdst       mvtc    %1, %0 */
 911   ID(mov); SR(rsrc); DR(c*16+rdst + 16);
 912
 913 /** 1111 1101 0110 101s rsrc rdst       mvfc    %1, %0 */
 914   ID(mov); SR((s*16+rsrc) + 16); DR(rdst);
 915
 916 /*----------------------------------------------------------------------*/
 917 /* INTERRUPTS                                                           */
 918
 919 /** 0111 1111 1001 0100         rtfi */
 920   ID(rtfi);
 921
 922 /** 0111 1111 1001 0101         rte */
 923   ID(rte);
 924
 925 /** 0000 0000                   brk */
 926   ID(brk);
 927
 928 /** 0000 0001                   dbt */
 929   ID(dbt);
 930
 931 /** 0111 0101 0110 0000         int #%1 */
 932   ID(int); SC(IMM(1));
 933
 934 /** 0111 1111 1001 0110         wait */
 935   ID(wait);
 936
 937 /*----------------------------------------------------------------------*/
 938 /* SCcnd                                                                */
 939
 940 /** 1111 1100 1101 sz sd rdst cond      sc%1%s  %0 */
 941   ID(sccnd); BWL(sz); DD (sd, rdst, sz); Scc(cond);
 942
 943 /** */
 944
 945   return rx->n_bytes;
 946 }