]> git.ipfire.org Git - people/ms/u-boot.git/commitdiff
powerpc: C29X: Move CONFIG_PPC_C29X to Kconfig option
authorYork Sun <york.sun@nxp.com>
Wed, 16 Nov 2016 02:44:22 +0000 (18:44 -0800)
committerYork Sun <york.sun@nxp.com>
Thu, 24 Nov 2016 07:42:04 +0000 (23:42 -0800)
Replace CONFIG_PPC_C29X with ARCH_C29X in Kconfig and clean up existing
macros.

Signed-off-by: York Sun <york.sun@nxp.com>
arch/powerpc/cpu/mpc85xx/Kconfig
arch/powerpc/cpu/mpc85xx/Makefile
arch/powerpc/cpu/mpc85xx/cpu_init.c
arch/powerpc/include/asm/config_mpc85xx.h
arch/powerpc/include/asm/immap_85xx.h
drivers/crypto/fsl/jr.c
include/configs/C29XPCIE.h
include/fsl_sec.h
scripts/config_whitelist.txt

index 4fd2ea6b6c92e8a15f75df170af8cd13dc291570..640c846f735f2fae1b28bb2407b631e2d218ed48 100644 (file)
@@ -33,6 +33,7 @@ config TARGET_BSC9132QDS
 
 config TARGET_C29XPCIE
        bool "Support C29XPCIE"
+       select ARCH_C29X
        select SUPPORT_SPL
        select SUPPORT_TPL
        select PHYS_64BIT
@@ -185,6 +186,9 @@ config ARCH_BSC9131
 config ARCH_BSC9132
        bool
 
+config ARCH_C29X
+       bool
+
 config ARCH_MPC8544
        bool
 
index e54511226372380c5ec68b9c7cd8dfc1aa59b721..bfff58eaad16b460f5903c09999d521cc7a94e34 100644 (file)
@@ -65,7 +65,7 @@ obj-$(CONFIG_SYS_FSL_QORIQ_CHASSIS1) += fsl_corenet_serdes.o
 obj-$(CONFIG_SYS_FSL_QORIQ_CHASSIS2) += fsl_corenet2_serdes.o
 
 # SoC specific SERDES support
-obj-$(CONFIG_PPC_C29X) += c29x_serdes.o
+obj-$(CONFIG_ARCH_C29X)        += c29x_serdes.o
 obj-$(CONFIG_MPC8536) += mpc8536_serdes.o
 obj-$(CONFIG_ARCH_MPC8544) += mpc8544_serdes.o
 obj-$(CONFIG_ARCH_MPC8548) += mpc8548_serdes.o
index dfea750893ac4292ac3c000239dbfc454b7d44d3..c2402a8bda2bfdd32b95171a16d919ecfacfa653 100644 (file)
@@ -959,7 +959,7 @@ int cpu_init_r(void)
 #ifdef CONFIG_FSL_CAAM
        sec_init();
 
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
        if ((SVR_SOC_VER(svr) == SVR_C292) ||
            (SVR_SOC_VER(svr) == SVR_C293))
                sec_init_idx(1);
index 80b3b74601ed187c226274e1c5453d4d260293ad..77e3f83abad0ea83bfe7323032fd20c079b277ee 100644 (file)
@@ -914,7 +914,7 @@ defined(CONFIG_PPC_T1014) || defined(CONFIG_PPC_T1013)
 #define CONFIG_SYS_FSL_SFP_VER_3_0
 
 
-#elif defined(CONFIG_PPC_C29X)
+#elif defined(CONFIG_ARCH_C29X)
 #define CONFIG_MAX_CPUS                        1
 #define CONFIG_FSL_SDHC_V2_3
 #define CONFIG_SYS_FSL_NUM_LAWS                12
@@ -955,7 +955,7 @@ defined(CONFIG_PPC_T1014) || defined(CONFIG_PPC_T1013)
 #define CONFIG_SYS_FSL_DDRC_GEN3
 #endif
 
-#if !defined(CONFIG_PPC_C29X)
+#if !defined(CONFIG_ARCH_C29X)
 #define CONFIG_SYS_FSL_MAX_NUM_OF_SEC  1
 #endif
 
index 74c2959d335b9ee527d3863de9665fa4fc1150a3..cef9da06ef3188d888793b5060c3e4d470f665c8 100644 (file)
@@ -2123,7 +2123,7 @@ typedef struct ccsr_gur {
 #ifdef CONFIG_MPC8536
 #define MPC85xx_PORPLLSR_DDR_RATIO     0x3e000000
 #define MPC85xx_PORPLLSR_DDR_RATIO_SHIFT       25
-#elif defined(CONFIG_PPC_C29X)
+#elif defined(CONFIG_ARCH_C29X)
 #define MPC85xx_PORPLLSR_DDR_RATIO     0x00003f00
 #define MPC85xx_PORPLLSR_DDR_RATIO_SHIFT       (9 - ((gur->pordevsr2 \
                                        & MPC85xx_PORDEVSR2_DDR_SPD_0) \
@@ -2175,7 +2175,7 @@ typedef struct ccsr_gur {
 #elif defined(CONFIG_ARCH_BSC9132)
 #define MPC85xx_PORDEVSR_IO_SEL                0x00FE0000
 #define MPC85xx_PORDEVSR_IO_SEL_SHIFT  17
-#elif defined(CONFIG_PPC_C29X)
+#elif defined(CONFIG_ARCH_C29X)
 #define MPC85xx_PORDEVSR_IO_SEL                0x00e00000
 #define MPC85xx_PORDEVSR_IO_SEL_SHIFT  21
 #else
@@ -2193,7 +2193,7 @@ typedef struct ccsr_gur {
 #define MPC85xx_PORDEVSR_RIO_DEV_ID    0x00000007
        u32     pordbgmsr;      /* POR debug mode status */
        u32     pordevsr2;      /* POR I/O device status 2 */
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
 #define MPC85xx_PORDEVSR2_DDR_SPD_0    0x00000008
 #define MPC85xx_PORDEVSR2_DDR_SPD_0_SHIFT      3
 #endif
@@ -2344,7 +2344,7 @@ typedef struct ccsr_gur {
 #define MPC85xx_PMUXCR0_SIM_SEL_MASK   0x0003b000
 #define MPC85xx_PMUXCR0_SIM_SEL                0x00014000
 #endif
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
 #define MPC85xx_PMUXCR_SPI_MASK                        0x00000300
 #define MPC85xx_PMUXCR_SPI                     0x00000000
 #define MPC85xx_PMUXCR_SPI_GPIO                        0x00000100
@@ -2964,7 +2964,7 @@ struct ccsr_pman {
 #endif
 #define CONFIG_SYS_MDIO1_OFFSET                        0x24000
 #define CONFIG_SYS_MPC85xx_ESDHC_OFFSET                0x2e000
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
 #define CONFIG_SYS_FSL_SEC_OFFSET              0x80000
 #define CONFIG_SYS_FSL_JR0_OFFSET               0x81000
 #else
index 4a8cc3295a4a4eb116a2fbddc5c9ba5543aea115..1b882291e4f9ae306d6ee6c8a103f305d6fe1956 100644 (file)
@@ -21,7 +21,7 @@
 
 uint32_t sec_offset[CONFIG_SYS_FSL_MAX_NUM_OF_SEC] = {
        0,
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
        CONFIG_SYS_FSL_SEC_IDX_OFFSET,
        2 * CONFIG_SYS_FSL_SEC_IDX_OFFSET
 #endif
index 41dde8213f76f66f9ed13003e45e2f922d671ba6..39eefb441cff6e3f7cb74ea7b72a53e284833ec7 100644 (file)
 #ifndef __CONFIG_H
 #define __CONFIG_H
 
-#ifdef CONFIG_C29XPCIE
-#define CONFIG_PPC_C29X
-#endif
-
 #ifdef CONFIG_SPIFLASH
 #define CONFIG_RAMBOOT_SPIFLASH
 #define CONFIG_SYS_TEXT_BASE           0x11000000
index bffabc89b99d8e378462240466ec778e77075d13..e6080d4ff078a4afb592a59c74f0d3d797fa98a5 100644 (file)
@@ -303,7 +303,7 @@ struct sg_entry {
  */
 int blob_dek(const u8 *src, u8 *dst, u8 len);
 
-#if defined(CONFIG_PPC_C29X)
+#if defined(CONFIG_ARCH_C29X)
 int sec_init_idx(uint8_t);
 #endif
 int sec_init(void);
index 1276b458bfa923af91ce1c32dc9f29e598996441..ad34de44221ea62dcd8491b09a3a5434bea7922c 100644 (file)
@@ -3682,7 +3682,6 @@ CONFIG_PPC4xx_EMAC
 CONFIG_PPC64BRIDGE
 CONFIG_PPC_B4420
 CONFIG_PPC_B4860
-CONFIG_PPC_C29X
 CONFIG_PPC_CLUSTER_START
 CONFIG_PPC_P2041
 CONFIG_PPC_P3041